DC综合的网表不要出现assign设置

rtl代码的数据类型一般只有四种:reg,wire,integer,genvar;
尽量不要用tri类型的变量;


图片发自简书App

不要网表中出现直通的连线,和多端口输出,给中间插入一定数量的buffer,这样就可以避免综合出现assign语句
set_fix_multiple_port_nets -all -buffer_constants

图片发自简书App

让tri类型的变量变为wire,
set_app_var verilogout_no_tri true


图片发自简书App
最后编辑于
©著作权归作者所有,转载或内容合作请联系作者
【社区内容提示】社区部分内容疑似由AI辅助生成,浏览时请结合常识与多方信息审慎甄别。
平台声明:文章内容(如有图片或视频亦包括在内)由作者上传并发布,文章内容仅代表作者本人观点,简书系信息发布平台,仅提供信息存储服务。

相关阅读更多精彩内容

  • testbench 1. 激励的产生 对于testbench而言,端口应当和被测试的module一一对应。端口分为...
    Michael_Johnson阅读 7,727评论 0 1
  • Lua 5.1 参考手册 by Roberto Ierusalimschy, Luiz Henrique de F...
    苏黎九歌阅读 14,758评论 0 38
  • Spring Cloud为开发人员提供了快速构建分布式系统中一些常见模式的工具(例如配置管理,服务发现,断路器,智...
    卡卡罗2017阅读 136,179评论 19 139
  • 扬言欲与子同, 却止于子诀言。 时荏苒伴子悠, 却不见子有音。 欲忘却子温颜, 却又见子悠心。 载花悠过荆州, 心...
    莫有枝阅读 1,486评论 0 0
  • 一.自我管理从自知之明开始 很多人都从喂马劈柴周游世界开始,然后一次又一次的放弃,周而复始的这样忽悠自己。 其实大...
    芝士小马甲阅读 2,844评论 0 0

友情链接更多精彩内容