1.综合的作用
综合的作用是将数字电路的高抽象级描述转化为电路连线网表。
2.综合网表划分
（1）高层次网表
（2）行为级网表
（3）RTL级网表
（4）逻辑门级网表
（5）物理门级网表
（6）开关级网表
2.1高层次
由高级语言（C、C++、python）描述的数字电路。
2.2行为级网表
使用硬件描述语言描述的数字电路网表文件（verilog，vhdl，chisel，spinalhdl...）
2.3RTL级网表
从前一个状态寄存器（触发器）列表和计算下一个的逻辑函数。 通常是使用高级单元的网表，例如加法器、乘法器、多路复用器等
2.4逻辑门级网表
单位寄存器和基本逻辑门的网表（如 与门、或门、非门等）。 流行的形式：And-Inverter-Graphs (AIG)，每个寄存器位都有成对的主要输入和输出。
2.5物理门级网表
目标架构上实际可用的单元网表（例如 ASIC 中的 CMOS 门或 FPGA 中的 LUT）。 针对面积、功率和/或速度（静态时序或逻辑电平数量）进行了优化。
2.6开关级网表
特有晶体管网表。
3.综合技术地图
Zhufei Chu
4.开源综合工具
（1）yosys
（2）GHDL
（3）abc
（4）espresso
（5）legup
（6）XLS
（7）also
（8）EPFL
5.yosys的综合架构
yosys综合
6.综合过程
网表的转换
处理过程
7.商用综合工具及发展
商用工具 chu
商用综合工具发展 huang
8.综合过程中的技术难点
1.SAT Solver
2.BDD
3.AIG Reasoning Engine
思考点
网页参考
1.逻辑综合
2.yosys_presentation.pdf
3.黄宇（ppt）
4.Zhufei Chu（ppt）
