实验报告来自电子科技大学中山学院 _ 数字逻辑电路设计课程
1.实验目的与要求
通过实验，能够掌握加法器和数据选择器的原理和应用。
2.实验设备
- 硬件：PC机 一台
数字电路实验教学平台 一台 - 软件：Quartus II 集成开发环境
3.实验内容
(1) 运用7483实现4位以内二进制加法;
(2) 利用比较器(7485)实现4位二进制数的比较。
4.实验预习要求
(1) 仔细阅读课本第二章的加法器和比较器，理解加法器和比较器的原理和功能。
5.实验原理
(1) 7483是具有先行进位功能的4位进制全加器，7483的逻辑符号如图2.1所示。实现2个3位二进制数相加，只要将2个加数分别置于A2A1A0和 B2B1B0，并将A3、B3和C0置“0”，相加的结果是4位以内的二进制数，在S3S2S1S0上输出，输出结果通过4个LED灯显示。在实验过程2个加数A2A1A0和 B2B1B0，可以通过VCC或者GND设置成高电平或者低电平，也可以通过拨码开关设置加数。
(2) 数值比较器简称比较器，用于比较2个数的大小，并给出“大于”、“小于”和“等于”三种比较结果。2个多位进制数比较大小的典型方法是从高位开始，逐位比较，若高位不同，则结果立现，不必再对低位进行比较；若高位相等，则比较结果由低位的比较位的比较结果决定。如图2.2所示为采用并行比较结构的4位二进制数比较器7485的逻辑符号，其功能表如表2.1所示。
参加比较的2个4位二进数A2A1A0和 B2B1B0可以通过VCC或者GND设置成高电平或者低电平，也可以通过拨码开关设置加数。结果可以通过接在ALBO、AEBO、AGBO的LED灯亮暗状态反映出来。
在数字电路实验教学平台各个LED管对应的FPGA控制管脚如表2.1所示：
在数字电路实验教学平台各个LED管对应的FPGA控制管脚如表1.1所示：
表1.1 各LED管对应的FPGA控制管脚
| DISP_CS | LED0 | LED1 | LED2 | LED3 | LED4 | LED5 | LED6 | LED7 | Buzz（vcc） |
|---|---|---|---|---|---|---|---|---|---|
| 162 | 163 | 164 | 165 | 168 | 169 | 170 | 171 | 173 | 176 |
拨码开关对应的FPGA控制管脚表1.2所示：
表1.2 拨码开关对应控制管脚
| SW1 | SW2 | SW3 | SW4 | SW5 | SW6 | SW7 | SW8 |
|---|---|---|---|---|---|---|---|
| 188 | 191 | 129 | 130 | 131 | 132 | 24 | 23 |
6.实验步骤
(1) 启动Quartus II ，利用建立工程向导建立一个工程文件。
(2) 选择File->New->Block Diagram/Schematic,建立一个原理图输入文件。
(3) 双击原理图空白处，输入所要添加的器件(7483、7485)，然后设置引脚的输入、输出值，编译通过后对引脚进行IO分配。
(4) 把编译成功的文件下载到核心板上，观察结果。
实验二 组合逻辑电路应用——加法器、比较器
实验笔记：
- 7483的C0端为进位输入端，即AB计算后的结果还要加上这一位
- 7483的C4端为进位输出端，即AB+C0计算后的结果若有溢出，则通过这一位输出。
基础实验
0.测试电路。
1.利用7483设计4位以内的加法器，请给出实验电路，并根据表1要求填写输出结果。
答：如图1-1所示。
表1-2 7483实现4位内的二进制加法
| 输入(加数1) | 输入(加数2) | 输出( 用亮/灭表示输出结果 ) |
|---|---|---|
| A3 A2 A1 | B3 B2 B1 | S4 S3 S2 S1 |
| 0 1 0 | 0 0 1 | 亮(0) 亮(0) 灭(1) 灭(1) |
| 0 1 1 | 0 1 0 | 亮(0) 灭(1) 亮(0) 灭(1) |
| 1 0 0 | 0 1 0 | 亮(0) 灭(1) 灭(1) 亮(0) |
2.给出7485实现4位二进制比较器的电路图，分析其工作原理。
答：如图2-1所示。
工作原理：当参加比较的2个4位二进制数A3A0和B3B0的高位不等时，比较结果就由高位确定，低位和级联输入的取值不起作用；高位相等时，比较结果由低位确定；当2个4位二进制数相等时，比较结果由级联输入决定。
提高实验
1.请设计一个电路，输入8421BCD码，输出余3码。
答：如图3-1所示。
2.请设计一个电路，实现7-5=？的运算功能电路
答：如图3-2所示。
高级实验
有X Y Z三路信号输入，请用7485设计一个电路,要求按分如下情况通过一管脚输出信号。
- 当7485的输入端输入 A>B 时输出X信号
- 当7485的输入端输入 A=B 时输出Y信号
- 当7485的输入端输入 A<B 时输出Z信号
请给出电路设计方案，并说明原理。
答：如图4-1所示。
通过与门和或门完成对信号的选择。
