1.实现功能

在使用Cadence画版图时，常常使用Calibre验证工具对版图进行检查，首先检查的DRC规则错误。不同工艺有不同的工艺规则，对版图最小格点间距的要求也不一样，那么当出现以下关于格点报错的时候，应该如何去解决呢？某CMOS工艺要求最小格点为0.005um，则当版图距离小于0.005um时DRC就会不通过。

DRC报格点的错误

2.实现方法

第一步：进入百度云，下载一个解决格点的.il文件。百度云分享文件密码: 6eyd

下载百度云文件

第二步：将此文件拷贝到Cadence中的工作目录下：

将下载的文件拷贝到当前工作目录下

第三步：打开Cadence Virtuoso的CIW窗口：

打开Cadence的CIW窗口

第四步：打开需要改变格点的Layout文件：

打开Layout文件

第五步：Crtl+A全选版图界面，并在Virtuoso的CIW窗口下输入两行命令：会弹窗如下窗口，输出要改变格点间距，此时我们输入工艺规则要求的0.005即可，然后点击OK。

 load “putCellsOnGrid.il”

 putOnGrid()

修改格点为0.005

从CIW反馈的窗口中，我们可以看到格点间距已经修改完毕。

修改成功

第六步：重新做一下DRC校验，发现没有格点错误。

DRC格点错误问题解决