基本R-S触发器
都为低电平有效，所以不工作时都是高电平，即都为高电平时保持不变；
R<S，记忆到0<1，所以R是直接置0端，S是直接置1端；RS都为低电平时，输出状态不定。
注：不定状态：触发器既不是1态，也不是0态，而且在S和R同时回到1后无法判定触发器将回到1态还是0态。在正常工作时，输入信号不允许输入S=R=0的信号。
同步时钟触发器
同步时钟触发器的RS是与基本RS触发器反过来了，是高电平有效，R是直接置0，S是直接置1的逻辑没变。
同步D触发器（电位触发器，锁存器）
R-S电位型触发器的输入由R，S双端输入改为单端输入，就不会出现不定状态了。
但是还会有空翻，即在一个时钟脉冲周期中，触发器发生多次无效翻转的现象。
主从R-S触发器
主从触发器的触发翻转分为两个节拍：
（1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发器工作，接收R和S端的输入信号。
（2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。
主从J-K触发器
J对应S，K对应R，其余逻辑不变。注意都为1 时不是不定了，而是翻转。
主从R-S触发器，Q'的状态变化很多次，引入反馈，得到主从J-K触发器，解决问题。
注意：
1. 在CP=1期间，J、K不允许变化!如果J、K在CP＝1期间变化的话，触发器的状态就不满足功能表。
2. 虽然J-K触发器的最终状态是在负脉冲时的状态，但不是边沿触发器，而只能是 “主-从触发器”。
3. J—K触发器抗干扰能力差。
4. 使用主从J—K触发器时，CP=1的宽度不宜过大，应以窄正脉冲、宽负脉冲的CP为宜。
边沿触发器（维持阻塞D触发器）
边沿触发的J-K触发器
T触发器（把JK连了起来）
功能就是0保持，1翻转
T触发器可以分频
