目录
2、 硬件拉低（Open-Drain Pulling Low） 3
3、 硬件拉高（Open-Drain Releasing Bus） 3
5、响应ACK（Acknowledge）和非响应NACK（Not Acknowledge） 6
1、时钟同步（Clock synchronization ） 10
1、通用广播地址（General call address） 12
一、概述：
I2C总线是PHLIPS公司（现被NXP收购）推出的一种串行总线，是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线。采用串行总线技术可以使系统的硬件设计大大简化、系统的体积减小、可靠性提高。同时，系统的更改和扩充极为容易。常用的串行扩展总线有： I2C （Inter IC BUS）总线、单总线（1－WIRE BUS）、SPI（Serial Peripheral Interface）总线及Microwire/PLUS等。本文主要学习I2C串行总线。
[if !supportLists]二、[endif]I2C总线的组成：
1、硬件连接
I2C总线只有两根双向信号线。一根是串行数据线SDA，另一根是串行时钟线SCL。
I2C总线通过上拉电阻接正电源。当总线空闲时，两根线均为高电平。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线“与”关系。
每个接到I2C总线上的器件都有唯一的地址。主机与其它器件间的数据传送可以是由主机发送数据到其它器件，这时主机即为发送器。由总线上接收数据的器件则为接收器。
在多主机系统中，可能同时有几个主机企图启动总线传送数据。为了避免混乱，I2C总线要通过总线仲裁，以决定由哪一台主机控制总线。
2、 硬件拉低（Open-Drain Pulling Low）
下图代表了总线电平拉低过程，当总线要传输低电平’0’时，Logic会控制FET使其导通VBUS总线连接到地，将总线拉低，注意在快速模式下最大的灌电流不超过3mA，这限制了上拉电阻的最小值。
2、硬件拉高（Open-Drain Releasing Bus）
下图代表了总线电平高电平过程，当总线要传输高电平’1’时，Logic会控制FET使其关断VBUS总线上拉到电源，将总线拉高.
三、I2C总线的数据传送：
1、数据位的有效性规定
I2C总线进行数据传送时，时钟信号为高电平期间，数据线上的数据必须保持稳定，只有在时钟线上的信号为低电平期间，数据线上的高电平或低电平状态才允许变化。
2、总线传输速度
2.1双向传输总线：
标准模式（Standard-mode）:速率高达100kbit/s
快速模式（Fast-mode）:速率高达400kbit/s
快速模式+（Fast-mode Plus）:速率高达1Mbit/s。
高速模式（High-speed mode）:速率高达3.4Mbit/s
2.2单向传输总线：
超快速模式（Ultra Fast-mode）:速率高达5Mbit/s
SCL线为高电平期间，SDA线由高电平向低电平的变化表示起始信号；
SCL线为高电平期间，SDA线由低电平向高电平的变化表示终止信号；
和起始条件相似，重复起始条件发生在停止条件之前。主机想继续给从机发送消息时，一个字节传输完成后可以发送重复起始条件，而不是产生停止条件。即重复起始条件 。
起始和终止信号都是由主机发出的，在起始信号产生后，总线就处于被占用状态；在终止信号产生后，总线就处于空闲状态。
连接到I2C总线上的器件，若具有I2C总线的硬件接口，则很容易检测到起始和终止信号。对于不具备I2C总线硬件接口的有些单片机来说，为了检测起始和终止信号，必须保证在每个时钟周期内对数据线SDA采样两次。
起始和终止信号都是由主机发出的，在起始信号产生后，总线就处于被占用状态；在终止信号产生后，总线就处于空闲状态。
连接到I2C总线上的器件，若具有I2C总线的硬件接口，则很容易检测到起始和终止信号。对于不具备I2C总线硬件接口的有些单片机来说，为了检测起始和终止信号，必须保证在每个时钟周期内对数据线SDA采样两次。
4、字节传送与响应
每一个字节必须保证是8位长度，每次传输的字节数量没有限制。数据传送时，先传送最高位（MSB），每一个被传送的字节后面都必须跟随一位响应位（ACK）（即一帧共有9位）。
SDA上的数据必须在SCL高电平周期时保持稳定，数据的高低电平翻转变化发生在SCL低电平时期。
以传输Byte：1010 1010 (0xAAh)为例，SDA SCL传输时序如下所示：
5、响应ACK（Acknowledge）和非响应NACK（Not Acknowledge）
每个字节传输必须带响应位，相关的响应时钟也由主机产生，在响应的时钟脉冲期间（第9个时钟周期），发送端释放SDA线，接收端把SDA拉低。以上图传输101010101为例，SCL第9位时钟高电平信号期间，SDA拉低其代表了有ACK响应位。
当在SCL第9位时钟高电平信号期间，SDA仍然保持高电平，这种情况定义为NACK非响应位。这种情况下，主机可以直接产生STOP条件终止以后的传输或者继续重新START开始一个新的传输。以下情况会导致出现NACK位：
·接收机没有发送机响应的地址，接收端没有任何ACK发送给发送机
·由于接收机正在忙碌处理实时程序导致接无法接收或者发送
·传输过程中，接收机识别不了发送机的数据或命令
·接收机无法接收
·主机接收完成读取数据后，要发送NACK结束告知从机
由于某种原因从机不对主机寻址信号响应时（如从机正在进行实时性的处理工作而无法接收总线上的数据），它必须将数据线置于高电平，而由主机产生一个终止信号以结束总线的数据传送。
如果从机对主机进行了响应，但在数据传送一段时间后无法继续接收更多的数据时，从机可以通过对无法接收的第一个数据字节的“非响应”通知主机，主机则应发出终止信号以结束数据的继续传送。
当主机接收数据时，它收到最后一个数据字节后，必须向从机发出一个结束传送的信号。这个信号是由对从机的“非响应”来实现的。然后，从机释放SDA线，以允许主机产生终止信号。
6、数据帧格式（7-bit地址格式和读写位）
I2C总线上传送的数据信号是广义的，既包括地址信号，又包括真正的数据信号。
在起始信号后必须传送一个从机的地址（7位），一个7-bit的地址是从最高位（MSB） 开始发送的，这个地址后面会紧跟1-bit（R/W）的操作符(第8位)，用“0”表示主机发送数据（T），“1”表示主机接收数据（R）。接下来的一个bit是NACK/ACK，当这个帧中前面8 bit发送完后，接收端的设备获得SDA控制权，此时接收设备应该在第9个时钟脉冲之前回复一个ACK（将SDA拉低）以表示接收正常，如果接收设备没有将SDA拉低，则说明接收设备可能没有收到数据（如寻址的设备不存在或设备忙）或无法解析收到的消息，如果是这样，则由master来决定如何处理（stop或repeated start condition）
每次数据传送总是由主机产生的终止信号结束。但是，若主机希望继续占用总线进行新的数据传送，则可以不产生终止信号，马上再次发出起始信号对另一从机进行寻址。
7、总线的寻址
I2C总线协议有明确的规定：采用7位的寻址字节（寻址字节是起始信号后的第一个字节）。
（1）寻址字节的位定义
D7～D1位组成从机的地址。D0位是数据传送方向位，为“0”时表示主机向从机写数据，为“1”时表示主机由从机读数据。
主机发送地址时，总线上的每个从机都将这7位地址码与自己的地址进行比较，如果相同，则认为自己正被主机寻址，根据R/W位将自己确定为发送器或接收器。
从机的地址由固定部分和可编程部分组成。在一个系统中可能希望接入多个相同的从机，从机地址中可编程部分决定了可接入总线该类器件的最大数目。如一个从机的7位寻址位有4位是固定位，3位是可编程位，这时仅能寻址8个同样的器件，即可以有8个同样的器件接入到该I2C总线系统中。
（2）在总线的一次数据传送过程中，常见的传输方向及格式有如下两种：
·主机写数据-从机接收，传输方向不变
要进行数据写入从机，首先主机发送START条件+从机地址+R/W=0(写操作，设置为0)，从机读取到该地址后回应ACK，主机将继续发送需要操作的寄存器地址，从机继续回应ACK，表示从机准备完毕。之后主机发送寄存器的数据（可能是1byte也可能是多个byte），每个byte从机都会回应ACK，发送完成后，主机发送STOP命令，将总线释放，完成写操作。如下图示意：
·主机读数据-从机发送，传输方向改变
读数据与写数据相似，但读数据会多几个步骤。要想从从机读取数据，首先要知道从机地址以及寄存器地址，这两部需要进行读操作来实现，和读操作一致。读操作完成后，主机发送重复开始+从机地址+R/W=1(读操作，设置为1)，从机返回ACK，此时主机释放SDA线转由从机控制，主机读取SDA总线进行数据接收，每发送1 byte数据，主机会响应ACK表示还需要再接收数据。当主机接收完想要的数据后，主机将会返回NACK，告诉从机释放SDA总线，随后主机发送STOP命令，将总线释放，完成读操作。如下图示意：
四、时钟同步、仲裁与拉伸
如果两个master都想在同一条空闲总线上传输，此时必须能够使用某种机制来选择将总线控制权交给哪个master，这是通过时钟同步和仲裁来完成的，而被迫让出控制权的master则需要等待总线空闲后再继续传输。在单一master的系统上无需实现时钟同步和仲裁。
1、时钟同步（Clock synchronization ）
时钟同步是通过I2C总线上的SCL之间的线“与”（wired-AND）来完成的，即如果有多个主机同时产生时钟，那么只有所有master都发送高电平时，SCL上才表现为高电平，否则SCL都表现为低电平。SCL总线上低电平时间是所有主机时钟中最长的低电平时间，其高电平时间是所有主机时钟中最短的高电平时间。
2、数据仲裁（Arbitration）
总线仲裁和时钟同步类似，当所有主机在SDA上都写1时，SDA的数据才是1，只要有一个主机写0，那此时SDA上的数据就是0。一个主机每发送一个bit数据，在SCL处于高电平时，就检查看SDA的电平是否和发送的数据一致，如果不一致，这个主机便知道自己输掉仲裁，然后停止向SDA写数据。也就是说，如果主机一直检查到总线上数据和自己发送的数据一致，则继续传输，这样在仲裁过程中就保证了赢得仲裁的master不会丢失数据。 输掉仲裁的主机在检测到自己输了之后也不再产生时钟脉冲，并且要在总线空闲时才能重新传输。仲裁的过程可能要经过多个bit的发送和检查，实际上两个主机如果发送的时序和数据完全一样，则两个主机都能正常完成整个的数据传输。
3、时钟拉伸（Clock stretching）
有时候低速从机可能由于上一个请求还没处理完，无法继续接收主机的后续请求，即主机的数据传输速率超过了从机的处理能力。这种情况下，从机可以进行时钟拉伸来要求主机暂停传输数据。通常时钟都是由主机提供的，从机只是在SDA上读数据或者发数据。
时钟拉伸则是从机在主机释放SCL后，将SCL主动拉低并保持，此时要求主机停止在SCL上产生脉冲以及在SDA上发送数据，直到从机释放SCL（SCL为高电平）。之后主机便可以继续正常的数据传输了。可见时钟拉伸实际上是利用了时钟同步的机制，只是时钟由从机产生。 如果系统中存在这种低速从机并且从机实现了时钟拉伸，主机必须能够处理这种情况，实际上大部分从机设备中不包含SCL驱动器的，因此无法拉伸时钟。
五、保留地址
有两组0000 XXX and 1111 XXX作为保留地址，详见下表
注：7bit 理论可以连接2^7＝128个外设，由于上图16个指令有特殊定义，所以可用的地址为112个。虽然最大的外设节点数目是被地址空间所限制住，但实际上也会被总线上的总电容所限制住，一般而言最大为400 pF。
1、通用广播地址（General call address）
通用广播地址是为了寻址总线上所有设备。如果一个设备不需要使用广播功能，可以不响应广播。如果设备需要使用广播功能，则它在检测到广播地址后发送响应，并作为从机接收读取总线上发送的数据。主机不知道总线上有多少从机发送响应。总线上所有可以响应广播的从机读取广播地址后的第二个及后面的字节。不能处理这些广播数据的从机通过不发送响应的方式忽略它。同样地，如果有一个或一个以上的从机发送响应，则主机就检测不到总线上其它没有响应的设备。广播消息的含义总是定义在第二个字节。
有两种可能情况：
①最低位“B”为0
“B”为0，第二个字节包括以下定义：
·0000 0110（06h）：复位并通过硬件写内容到从机的可编程部分。所有可以响应此类广播的从机，收到此两字节后，进行复位并进入它们地址的可编程部分。注意确保设备在加电后不会将SDA或SCL拉低，因为这些低电平会阻塞总线；
·0000 0100（04h）：通过硬件写内容到从机的可编程部分，作用类似（06h），但设备不会复位；
·0000 0000（00h）：这个不应该作为第二个字节用。
编程时序参考相应设备的DATASHEET。
②最低位“B”为1
“B”为1，两字节广播定义为“硬件广播”。主机在编程后，可以发送既定的从机地址到总线上，构成两字节序列的“硬件广播”。主机可能并不知道总线上从机的地址，它只能通过硬件广播的方式，将自身地址通知给系统。
硬件广播的第二个字节的前七位包括主机的地址。总线上的智能设备如微控制器，读取此地址并接收主机发送的其它信息。如果主机也可以作为从机使用，则以上读取的主机地址实际上也就是（切换主从模式后的）从机地址。在系统中，一种可能是系统复位后设备由主机发送模式切换到从机接收模式，这时由系统主机先告诉硬件主机数据应送往的从机地址，这样当硬件主机发送数据时就可以直接向指定从机（地址）发送数据了。
如下所示：
该过程操作也比较繁琐，最好的方式是记住每个设备地址，或者主机依次寻址127个从机地址，如果回复ACK说明设备存在，记录下设备地址即可
六、起始字节
起始字节是提供给没有I2C总线接口的单片机查询I2C总线时使用的特殊字节。不具备I2C总线接口的单片机，则必须通过软件不断地检测总线，以便及时地响应总线的请求。单片机的速度与硬件接口器件的速度就出现了较大的差别，为此，I2C总线上的数据传送要由一个较长的起始过程加以引导。
引导过程由起始信号、起始字节、响应位、重复起始信号（Sr）组成。请求访问总线的主机发出起始信号后，发送起始字节（0000 0001），另一个单片机可以用一个比较低的速率采样SDA线，直到检测到起始字节中的7个“0”中的一个为止。在检测到SDA线上的高电平后，单片机就可以用较高的采样速率，以便寻找作为同步信号使用的第二个起始信号Sr。在起始信号后的响应时钟脉冲仅仅是为了和总线所使用的格式一致，并不要求器件在这个脉冲期间作响应。
七、总线清零
SCL：一般情况下SCL不会卡在低电平，出现这种情况的话，如果设备包含硬件复位引脚，推荐使用硬件复位。如果设备没有硬件复位引脚，可以通过重新上电方式触发设备内部上电复位电路。
SDA：如果SDA卡在低电平，主机应发送9个时钟脉冲，那些将SDA拉低的设备在这9个时钟周期内应释放总线。如果没有的话，则需要通过硬件复位或重新上电的方式清除拥堵。
