FPGA基础（5）verilog HDL基础查缺补漏

图片发自简书App

1、仿真分为软仿和硬仿，前者检测逻辑错误，后者检查逻辑和时序上的错误，而fpga只能检查逻辑错误。

2、设计方法：自上而下，方案指导设计，先写设计方案，后设计编程实现功能。

3、每个字符都是八位的

4、==逻辑相等，===实例相等，当实例中含有x或者z，“bx==bx，bx===bx”前者的判定结果是x，后者则是1。

5、约简运算中，c=&b，则c=（（b[0]&b[1]）&b[2]），这里b是3位宽。即将操作数的第一位与第二位进行运算，结果再与第三位进行运算，以此类推。

©著作权归作者所有,转载或内容合作请联系作者
平台声明：文章内容（如有图片或视频亦包括在内）由作者上传并发布，文章内容仅代表作者本人观点，简书系信息发布平台，仅提供信息存储服务。

推荐阅读更多精彩内容