20181113工作总结

tic功能的fpga位流仍然存在问题，降频和移植asic代码的时钟结构有改善，但仍然存在部分ip寄存器访问异常的情况。这个问题仍在解决过程中。

接下来，我要学习cadence电路图设计，以及ai相关知识的学习。

©著作权归作者所有,转载或内容合作请联系作者
平台声明：文章内容（如有图片或视频亦包括在内）由作者上传并发布，文章内容仅代表作者本人观点，简书系信息发布平台，仅提供信息存储服务。

推荐阅读更多精彩内容