首先，理解几个名词 半导体、晶体管、芯片、集成电路、
晶体管（transistor）是一种固体半导体器件（包括二极管、三极管、场效应管[MOS管]、晶闸管等，有时特指双极型器件），具有检波、整流、放大、开关、稳压、信号调制等多种功能。
半导体（ semiconductor），指常温下导电性能介于导体（conductor）与绝缘体（insulator）之间的材料。如二极管就是采用半导体制作的器件。半导体是指一种导电性可受控制，范围可从绝缘体至导体之间的材料。
集成电路（Integrated Circuit）简称为IC。是一种微型电子器件或部件。把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。
芯片（chip）就是半导体元件产品的统称。是集成电路（IC， integrated circuit）的载体，由晶圆分割而成。
IC设计，按设计过程可以分为前端设计（逻辑设计）与后端设计（物理设计）两个部分。并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。
前端设计流程：
1、规格制定
2、详细设计——解决方案和具体实现架构，划分模块功能
3、HDL编码——使用硬件描述语言（VHDL，Verilog HDL，业界公司一般都是使用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码。
4、仿真验证——验证设计使其完全符合规格标准
5、逻辑综合（Design Compiler）——仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist
6、STA——Static Timing Analysis（STA），静态时序分析，这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation）。
7、形式验证——从功能上（STA是时序上）对综合后的网表进行验证
后端设计流程：
1、DFT——Design ForTest，可测性设计。芯片内部往往都自带测试电路，DFT的目的就是在设计的时候就考虑将来的测试
2、布局规划(FloorPlan)——布局规划就是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置，如IP模块，RAM，I/O引脚等等
3、CTS——Clock Tree Synthesis，时钟树综合，简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用，它的分布应该是对称式的连到各个寄存器单元，从而使时 钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。
4、布线(Place & Route)——包括各种标准单元（基本逻辑门电路）之间的走线
5、寄生参数提取——由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化， 如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。
6、版图物理验证——对完成布线的物理版图进行功能和时序上的验证，验证项目很多，如LVS（Layout Vs Schematic）验证，简单说，就是版图与逻辑综合后的门级电路图的对比验证；DRC（Design Rule Checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求，ERC（Electrical Rule Checking）：电气规则检查，检查短路和开路等电气 规则违例；等等。
后续补充
