时钟和输入、输出的延时设置

图片发自简书App

时钟延时包括两部分:source和network两部分,在set_clock_latency -source为source delay
如果在命令中未声明,则为network delay
即set_clock_latency -max 1 [get_clocks clk]


输入输出端口的延迟设置,在设置输入端口时,一定要记得排除对时钟端口延时的设置,因为时钟端口一般会单独进行延时的设置,设置如下:


图片发自简书App
最后编辑于
©著作权归作者所有,转载或内容合作请联系作者
【社区内容提示】社区部分内容疑似由AI辅助生成,浏览时请结合常识与多方信息审慎甄别。
平台声明:文章内容(如有图片或视频亦包括在内)由作者上传并发布,文章内容仅代表作者本人观点,简书系信息发布平台,仅提供信息存储服务。

相关阅读更多精彩内容

  • 以下三个是最经常被问到的,基本上属于介绍性的题目,无所谓正确答案,在我看来,这些不算真正的问题。 Discuss ...
    蜀湘情缘阅读 6,558评论 0 8
  • 来源:FPGA 时钟设计 1 —— 时钟资源总结 关于一款芯片,最权威、最新的资料当然是厂家的官方文件。很多大牛都...
    暗夜望月阅读 3,763评论 0 2
  • 时间:08:00-08:40 总人数:12人 参与人:6人,宋慧、和夫、江红梅、蒋晓艳、潘慧、李山 教练支持:倪勇...
    公子慧_ea67阅读 298评论 0 1
  • 前几天一个商家请我帮忙做一个教师节的活动方案。方案是简单的,源于老板想感谢下他的恩师。他说虽然他学历低,但仍...
    F小姐写字阅读 1,402评论 6 14
  • 依依伴杨柳, 一顾解春愁。 孤舟昨劳顿, 今日梦双游。 白云戏鱼欢, 湖面绣春秋。 缱绻斗室里, 一帘梦幽幽。
    枕荷听雨声阅读 449评论 3 5

友情链接更多精彩内容