介绍

Wikipedia上的 Makefile介绍。
简单来说：
  Makefile就是告诉gcc/g++如何编译项目的一个文件。
通俗点来说：
  当你有一个简单独立的项目时，你可以在终端用gcc/g++命令轻松地进行编译。
但是当你的项目结构比较复杂、引用了别的项目的头文件、依赖第三方库......，这时候简单粗暴的gcc/g++命令就没那么容易写了（因为要指定各种头文件路径、库路径等），你需要一种有条理的写法，而不是直接用gcc/g++命令大块大块地在终端输入命令（也不利于下次的修改使用）。而这个写法就是使用Makefile。
  当然Makefile还有很多别的好处，比如不会重复编译没有修改的文件等，极大提升了效率。
  更进一步的了解，你想知道的都在这了。

基本语法

1.^ ?

• $@: 表示目标文件
• $^: 表示所有依赖文件
• $<: 表示第一个依赖文件
• $?: 表示比目标文件还新的依赖文件列表

LLVM_LIB := -L/home/katherine/llvm-33/build/lib -lclangFrontend

main: a.o b.o c.o d.o e.o main.o
    g++ $^ -o $@ $(LLVM_LIB)

以上Makefile表示将a.o b.o c.o d.o e.o main.o等几个二进制文件，和LLVM_LIB代表的库一起，进行链接，生成可执行文件main。

关于gcc、g++的基础知识介绍点这里。

2.wildcard notdir patsubst

1、wildcard : 扩展通配符
2、notdir ： 去除路径
3、patsubst ：替换通配符

例子：
建立一个测试目录test，在测试目录下建立一个名为sub的子目录

$ mkdir test
$ cd test
$ mkdir sub

在test下，建立a.c和b.c两个文件，在sub目录下，建立sa.c和sb.c2 个文件，目录结构如下：

|--test
    |--a.c
    |--b.c
    |--sub
        |--sa.c
        |--sb.c

建立一个简单的Makefile：

src=$(wildcard *.c ./sub/*.c)
dir=$(notdir $(src))
obj=$(patsubst %.c,%.o,$(dir) )

all:
 @echo $(src)
 @echo $(dir)
 @echo $(obj)
 @echo "end"

执行结果分析：
第一行输出：
a.c b.c ./sub/sa.c ./sub/sb.c
wildcard把 指定目录 ./ 和 ./sub/ 下的所有后缀是c的文件全部展开。

第二行输出：
a.c b.c sa.c sb.c
notdir把展开的文件去除掉路径信息

第三行输出：
a.o b.o sa.o sb.o

以上简单的Makefile中$(patsubst %.c,%.o,$(dir))一句，patsubst把obj=$(dir:%.c=%.o)```效果也是一样的。

这里用到makefile里的替换引用规则，即用您指定的变量替换另一个变量。
它的标准格式是
$(var:a=b) 或 ${var:a=b}
它的含义是把变量var中的每一个值结尾用b替换掉a。

3.遍历文件夹

HEADER_PATHS := ./ \
                /home/katherine/projectname/include\
                /home/katherine/projectname/src
HEADERS_DIRS := $(shell find $(HEADER_PATHS) -maxdepth 3 -type d)
HEADERS := $(foreach dir, $(HEADERS_DIRS), $(wildcard $(dir)/*.h))

以上Makefile的意思是，将以下三个路径：
  1..
  2./home/katherine/projectname/include\
  3./home/katherine/projectname/src
的所有C++头文件都遍历出来，而不用一个个去根据路径和名称指定。
如果有一百个头文件，手动指定就得一百次，非常麻烦。