4.3
存储器的层次结构主要体现在什么地方，为什么要分这些层次，计算机如何管理这些层次？
主要就是主存和cache，还有主存和辅存
前一个是为了对CPU加速，后者是为了引入虚拟内存的概念，相当于能够用更快的速度访问更多的空间
并且能够节省成本
一个是硬件功能，一个是主要通过虚拟存储技术来实现，由此实现物理地址空间和虚拟地址空间之间的转化
4.5
什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200us，则存储器的带宽是多少？
单位时间从存储器进出的信息最大量
32/200us=5g/s
4.8
试比较静态RAM和动态RAM
Sram：用触发器存储，不刷新，同时送达，速度快。集成度高，成本高，功耗大，可靠，方便，告诉小容量
Dram：电筒存储，刷新，两次发送行列地址，速度慢，集成度高，发热小，成本低，功耗低，不可靠，不方便，大容量
4.9
什么叫刷新？为什么要刷新？说明刷新有几种方法？
对Dram定期进行的全部重写过程
因为电容会泄露，所以信息衰减要补充，所以要刷新
集中式：集中安排一段时间刷新（在间隔时间之内安排）
分散式：每个周期之后安排一个刷新周期
异步式：二者兼备
4.28
设主存容量为256K字，Cache容量为2K字，块长为4
（1）设计cache地址格式，Cache中可以装入多少块数据？
（2）在直接映射方式下，设计主存地址格式。
（3）在四路组相联映射方式下，设计主存地址格式
（4）在全相联映射方式下，设计主存地址格式
（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式
（1）512
（2）7 9 2
（3）9 7 2
（4）16 2
（1）512
（2）7 9 4
（3）9 7 4
（4）16 4
4.29
假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率及Cache-主存系统给的平均访问时间和效率，试问该系统的效率提高了多少？
96%
34.8ns
30/33.8=0.86
150/34.8=3.3
4.31
设主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，试问主存地址为ABCDEH的存储单元在Cache中的什么位置？
格式为6 10 4
所以在3CDE
4.32
设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映射（即Cache每组内共有4个字块）的Cache组织
（1）划出主存地址字段中各段的位数
（2）设Cache的初态为空，CPU一次从主存第0，1，2……89号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？
（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度约提高多少倍？
（1）
主存：22位
cache：14位
字块：5位
四路：2
cache包含：9位
cache组数：7组
所以：主存标记：10，组地址：7，字块地址：5
（2）
每字块8个字，只读前8个，然后8次一共720次。之后都不用访存，90/8=12，
（90-12）+630/720=98%
（3）
原本720
后来只剩下12+708/6t=130t
所以是5.54也就是提高了4.54倍
