Design Verify

Simulink Design Verifier中的Objectives and Constraints是强力的生成测试用例和找反例的工具。
C: 对信号限定范围,被限定的信号在生成的测试用例中必须在限定范围内取值
O: 为信号规定目标值,被规定的信号在生成的测试用例中必须出现至少一次目标值
A: 对信号限定范围,被限定的信号在进行属性证明时只能在限定范围内取值
P:为信号规定目标值,被规定的信号在进行属性证明时只要有一次不满足目标值,则被视为找到反例

还有一个imply,长这样

unmask后长这样

imply和Assertion联合使用,用于验证是否A为真会触发B为真。
最后编辑于 :
©著作权归作者所有,转载或内容合作请联系作者
【社区内容提示】社区部分内容疑似由AI辅助生成,浏览时请结合常识与多方信息审慎甄别。
平台声明:文章内容(如有图片或视频亦包括在内)由作者上传并发布,文章内容仅代表作者本人观点,简书系信息发布平台,仅提供信息存储服务。

友情链接更多精彩内容