产生pin order file ,利用命令make embedded_test cmdOptions="-genPinTemplate On"
文件的名称为car.pinorder，然后修改该文件，文件的内容大概如下
//PinName PinNumber PinType Side
//------- --------- ------- ----
CK33 1 CLK north
CK25 2 CLK north
COORD0 3 - north
COORD1 4 - north
COORD2 5 - north
COORD3 6 - north
D1[3] 7 - north
D1[2] 8 - north
D1[1] 9 - north
D1[0] 10 - north
D2[3] 11 - west
D2[2] 12 - west
D2[1] 13 - west
D2[0] 14 - west
D3[3] 15 - west
D3[2] 16 - west
D3[1] 17 - west
D3[0] 18 - west
DIN[3] 19 - west
DIN[2] 20 - west
DIN[1] 21 - south
DIN[0] 22 - south
DOUT[3] 23 - south
DOUT[2] 24 - south
DOUT[1] 25 - south
DOUT[0] 26 - south
EN0 27 - south
EN1 28 - south
EN2 29 - south
MODE[3] 30 - south
MODE[2] 31 - east
MODE[1] 32 - east
MODE[0] 33 - east
RESET 34 - east
RF 35 - east
SEL0 36 - east
SEL1 37 - east
TRST 38 TRST east
TCK 39 TCK east
TMS 40 TMS east
TDI 41 TDI east
TDO 42 TDO east
然后make embedded_test产生mbist JTAG需要的IP，然后连接在一起，也就是插入mbist、插入boundary scan。在这个过程中有一步为designAssemble目的为把所有生成的IP连接起来，会把相应的.v文件修改成.v_et,把生成的文件用于后续的操作，另外一种方式就是在make concatenated_netlist命令把所有的文件整合在一起，该方式只适合于在门级网表插入mbist或者boundary scan，不适合rtl级插入mbist或者boundary scan。
然后make designe 其中e代表extraction，提出相应的结构，以供后续的步骤使用，比如testbench等
然后make config_etSignOff生成配置文件，其中包括TAP controller和mbist controller的时钟频率，以及.etsignoff及readme文件。
然后make synth调用DC综合生成的rtl代码，成为门级网表。
make concatenated_netlist把生成的综合后的网表和design的网表整合成一个文件，名称为car.v_postLV，然后把该文件链接到和DFT平行的文件夹concatenated_netlists下的文件car.netlist_prelayout，以用于后续的testbench、pattern、LVDB生成、simulation等步骤。
make lvdb_preLayout生成pre_layout的LVDB;
make testbench生成testbench
make sim 进行testbench的simulation
