一、中央处理器 CPU
- 每个CPU都拥有自己的指令系统。
- CPU由运算器、控制器、寄存器和高速缓存组成。
- 寄存器具有最快的访问速度，高速缓存位于CPU和内存之间，访问速度大于内存，低于寄存器。
- CPU中的寄存器分为：用户可见寄存器、控制和状态寄存器。
- 用户可见寄存器有：数据寄存器、地址寄存器和条件码寄存器。
- 控制和状态寄存器有：程序计数器（PC：记录将要取出的指令地址）；指令寄存器（IR：包含最近取出的指令）；程序状态字（PSW：记录处理器的运行模式等信息）。
- 指令的执行过程；取指令——执行指令，称为一个指令周期。
大致的过程为：CPU根据程序计数器取出要执行的指令，同时将其记录在指令寄存器中，修改程序计数器下次要取出的指令地址。 - 指令分类：特权指令和非特权指令。特权指令只能由操作系统使用，非特权指令由操作系统和普通用户使用。
- CPU的工作状态：管态（运行操作系统程序）和目态（普通用户程序）。
二、存储系统
- 存储类型：RAM，ROM。
- 设计要素：容量、速度、成本。
- 存储保护：界地址寄存器和存储键。
界地址寄存器：在CPU中设置一对界限寄存器存放用户作用在内存中的上限和下限地址，称为上限寄存器和下限寄存器（或利用基址寄存器和限长寄存器）。
三、缓冲技术
- 缓冲区是硬件设备之间进行数据传输时专门用来暂存这些数据的一个存储区域。
- 使用的地方：CPU和内存之间，CPU和其他外部设备之间，设备与设备之间。
目的都是为了解决部件之间速度不匹配的问题。
四、中断技术
-
中断是指计算机在执行过程中，系统内或系统外发生异步事件，使得CPU暂时中止当前正在执行的程序而转去执行相应的事件处理程序，待处理完毕后又返回原来被中断处继续执行或调度新的进程执行的过程。
异步事件是指没有时序关系，或非预期的事件。可以用类似看书时突然一个电话的到来来解释一个中断过程。 - 称引起中断的事件为中断事件或中断源，中断源向CPU发出的请求信号称为中断请求，处理中断事件的程序称为中断处理程序。发生中断时正在执行的程序的暂停点叫做中断断点，处理器暂停当前程序而处理中断的过程称为中断响应，中断处理结束后恢复原来程序的执行称为中断返回。
- 有些情况，即便产生了中断源，但是CPU的PSW中将中断允许位清除，此时CPU就不会响应中断，称为禁止中断或关中断。
- 中断屏蔽是指系统通过软件设置，有选择地封锁部分中断源而允许其他中断源的中断信号被送入CPU。
-
中断分类：程序中断（算术溢出、被零除等）、软件中断（中断指令INT）、时钟中断、I/O中断、硬件失效中断。
或分为：可屏蔽中断、不可屏蔽中断。
另外一种分类，根据中断产生的来源划分为：硬中断和软中断。硬中断又分为外中断（指由除CPU和内存产生的中断）和内中断（由CPU和内存产生的中断）。软中断是指进程间通信的一种方式，也称为信号。
或分为：强迫性中断和自愿性中断。 - 中断系统：包括两大组成部分：中断系统的硬件中断装置和软件中断处理程序。中断装置负责捕获中断源发出的中断请求，并以一定的方式响应中断源，然后将处理器的控制权移交给特定的中断处理程序。中断处理程序则负责辨别中断类型并根据请求作出相应的操作。
