高速布线时的注意点：
1. 如图1，左图为修改前，右图为修改后。左图中，芯片引出的线是斜的，弧线的线长不够，会影响信号，需加长弧线段的长度。
图1
2. 调整阻抗：信号线下方会全面铺铜，当信号线之间有电容等器件相连，会增加信号线容性。为减小容性，可对器件下方的铺铜作挖腔处理，A1、A2边需与电容相切，B1、B2边可根据后仿适当对称平移。挖腔一层不够，可挖两层。如图2。
图2
3. HFSS后数据处理：TDR，差分阻抗，插入损耗，反射，S参数，Port设置
Cadence + HFSS 学习笔记（8.31）
©著作权归作者所有,转载或内容合作请联系作者
平台声明：文章内容（如有图片或视频亦包括在内）由作者上传并发布，文章内容仅代表作者本人观点，简书系信息发布平台，仅提供信息存储服务。
平台声明：文章内容（如有图片或视频亦包括在内）由作者上传并发布，文章内容仅代表作者本人观点，简书系信息发布平台，仅提供信息存储服务。
