1、ARM体系CPU的工作模式

CPU的工作模式

什么叫做cpu的工作模式？答：cpu行为的一般方式。在arm体系的cpu中，支持如下图中的7种模式。大多数的应用程序运行在 User mode，在该模式下，处理器不能直接获取那些受到保护的资源，也不能自由地进行模式切换，所以User mode被称为非特权模式,除了用户模式之外其他的模式都是特权模式。如下图:

image.png

每种工作模式可以使用的资源资源

在User和System模式下，所有的寄存器都是共用的，也就是说当进入这个模式之后操纵的寄存器都是同一个寄存器，另外几种模式都有自己的备份寄存器。例如Fast interrupt(FIQ)模式中，有R8-R14备份寄存器，当进入FIQ中断模式之前不需要特意防止中断程序会修改R8-R14,而在堆栈中保存这几个寄存器。

20353295-7da94577e9b0a0c0.png

CPSR和SPSR

CPSR(程序状态寄存器)是一个与cpu工作模式切换，程序跳转相关的32位寄存器，有很多指令都和这个寄存器有有关。下图是寄存器的各个位的表述。

image

bit	位定义
N、Z、C、V	条件标志位，程序中大多数的指令依赖这些标志位例如cmp指令
A	置1 禁止Abort异常
I	置1 禁用IRQ中断
F	置1 禁用FRQ中断
T	决定cpu工作状态，工作在ARM模式，还是Thumb模式(ARM状态下使用的指令是32位，thumb模式下，使用的指令是16位）
E	数据是大端存储还是小端存储
M[4:0]	这些位决定处理器的工作模式和访问的资源如表TableA2-1

2、CPU模式切换

通常在User mode下，无法自由的切换模式的，只有在异常发生后可以通过修改CPSR的低5位的值进入其他特权模式。
当一个异常发生后，cpu把上一个模式下即将执行的下一条指令的地址保存在该模式中的R14(LR寄存器)中，复制上个模式的cpsr到该模式下的spsr(保护程序状态寄存器)，修改cpsr的对应位为该模式，将要执行的中断向量的地址放入R15(PC寄存器), 待执行完成后退出异常模式，恢复上一个模式的cpsr寄存器, 将R14寄存器的值适当地减去一个值赋予R15,该值可以查看ARM architecture Reference.下面就是一个SWI中断进入svc模式的例子：


R14_svc = 在SWI指令之后的下一条指令的地址

SPSR_svc = CPSR  /*保存程序状态寄存器*/

CPSR[4:0] = 0b10011        /*进入svc模式*/

CPSR[5] = 0         /*arm状态,执行的是arm指令*/

CPSR[7] = 1  /*失能IRQ中断*/

PC = 0x00000008  /*SWI中断向量的地址*/

退出时:


movs pc, R14

3、处理异常程序的编写

在arm cpu中，异常向量的地址是固定的，通常在存放在程序最开始的地址中，例如

_start:
    b reset    
    b undef   
    b swi

在执行一个未定义的语句时，例如 .word deadC0de会产生一个异常，cpu的程序执行指针，会跳转到异常向量unf的地址0x04的位置，也就是执行b do_undef这条语句,

undef:
    b do_undef

do_undef：
     /*设置undefine模式的堆栈*/
     ldr sp, =0x34000000
     /*保护现场*/
     stmdb  sp!, {R0-R12, lr}    
     /*执行处理异常的函数*/
     bl undefine_handle
     /*恢复现场,^恢复上一个模式的cpsr，且将pc指针指向上一个模式被打断的位置*/
     ldmia  sp!, {R0-R12, pc}^

东西不多，记录下自己学习的经历！

ARM体系CPU工作模式概述