1. MMU是硬件。
2. TLB:Translate lookside buffer, 是MMU的一部分，也是硬件。
3. TLB 里面存放的是页表的缓存。页表本来是放在内存里的。但是对于常用的或刚刚用到的页，会被放进TLB暂存, 这样MMU拿到虚拟地址，可以直接在TLB里匹配到物理地址，不用去访问内存里的页表，速度快。
4. 其实TLB也就是一些寄存器，比如32个等，每个TLB寄存器里面存放一个内存页面信息（page)，包含：有效位，虚页面号，修改位，保护码，和页面所在的物理页面号。它们和页面表中的表项一一对应。
5. 当一个虚地址被送到MMU翻译时，硬件首先把它和TLB中的所有条目同时(并行地)进行比较，如果它的虚页号在TLB中，并且访问没有违反保护位，它的页面会直接从TLB中取出而不去访问页表，如虚页面号在TLB但当前指令试图写一个只读的页面，这时将产生一个缺页异常，与直接访问页表时相同。如MMU发现在TLB中没有命中，它将随即进行一次常规的页表查找，然后从TLB中淘汰一个条目并把它替换为刚刚找到的页表项。因此如果这个页面很快再被用到的话，第二次访问时它就能在TLB中直接找到。在一个TLB 条目被淘汰时，被修改的位被复制回在内存中的页表项，其它的值则已经在那里了。当TLB从页表装入时，所有的域都从内存中取得。必须明确在分页机制中，TLB中的数据和页表中的数据的相关性，不是由处理器进行维护，而是必须由操作系统来维护，高速缓存的刷新是通过装入处理器（80386）中的寄存器CR3来完成的。（见刷新机制flush_tlb()）这里要还提到命中率，即一个页面在TLB中找到的概率。一般来说TLB的尺寸大可增加命中率，但会增加成本和软件的管理。所以一般都采用8--64个条目的数量。假如命中率是0.85，访问内存时间是120纳秒，访TLB时间是15纳秒。那么访问时间是：0.85*(15)+(1-0.85)*(15+120)=136.35纳秒。
