简介 能让电脑完成的就不要手写了，自动生成寄存器模块verilog代码的脚本设计过程 不知道大家是否向我一样，需要快速的实现模块。我大部分写的都...
投稿
收录了1篇文章 · 9人关注
简介 能让电脑完成的就不要手写了，自动生成寄存器模块verilog代码的脚本设计过程 不知道大家是否向我一样，需要快速的实现模块。我大部分写的都...
专题公告
IC码农的自动化日常
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1881139527',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://upload.jianshu.io/collections/images/1736944/verilog_tools.png', '推荐专题《verilog tools》（ 分享自 @简书 ）','http://39.103.169.235/c/44535d168ff5?utm_campaign=maleskine&utm_content=collection&utm_medium=reader_share&utm_source=weibo','页面编码gb2312|utf-8默认gb2312'));){kind=link}