240 投稿
收录了2篇文章 · 17人关注
  • Verilog HDL 第二次实验

    1.设计一个10进制计数器,用七段数码管显示计数器的数值,以DE2板上1个拨动开关(switch)作为计数器的时钟输入,开关每上下拨动一次,相当...

  • Verilog HDL 第一次实验

    1、设计一个键值显示电路,以DE2板上10个拨动开关(switch)作为输入,代表0-9十个十进制数,用七段数码管显示对应的数值。 module...

    0.4 Carbin 1 1

专题公告

大学本科时学过这门课程,当时学得很差劲,现在研一,决定好好学,就把老师布置的课后实验练习代码贴在这里,以供以后复习参考