I^2C :内部集成总线（板级之间的内部相互通信） 同步半双工总线
只能在同一时间接收/发送（两条线节省硬件资源）
使用时两条线上添加两个上拉电阻
主设备给从设备发射时序（单周期内一个数据有效）
串型接口同一时间不可能实现多个设备
一主多从常见 多主多从也允许
空闲状态（两条线同时高电平）
传输协议：（帧格式：起始结束校验）
I^2C:帧数包（8位数据+应答 只有一个起始与结束）
起始信号:时钟线处于高电平数据由高变低（下降沿）
结束信号：时钟线处于高电平数据由低变高（上升沿）
时序信号！！！！
校验：ACK：应答（拉低）
NACK：非应答（拉高/不动）
设备产生应答信号
发送完有效数据后释放数据，处于空闲状态
数据通信方式从设备设备号（用于信号寻址）：
7bit（末尾的位0：主向从发
1：主向从发
数据的传输方向）
10bit（起始信号不占传输帧第9位占应答）
在时钟线的低电平进行数据线的电平变换
在时钟线的高电平进行数据线的锁存
串型发送（高位在前MSB 10000000/低位在前LSB 00000001）
I^2C：高位在前7CH595与之相反
数据线的变化对应时钟线的低电平变化
文件指针偏移SLINK
设备号（设备地址）
设备内地址：连续存储多个数据（只一个首地址）内部地址自增：给一个地址后面地址连续递增（不掉电就不断在重新启动时从上次结束位开始）
（存储设备）E2PROM：
只读存储器：ROM PROM（烧写）—>EPROM（可擦写）—E^2PROM（电信号擦写）掉电不丢失 存储量小造价高
Flash闪存
随机性存储器：可改变内部存储RAM读 写
读写效率高，只能临时储存
静态随机存储器SRAM只要不掉电数据就不丢失 稳定性高造价高（半导体硬件）
动态随机存储器DRAM（电容）定时刷新
DPR（1~4）
Flash闪存（以块为单位）： Norflash
Nanflash（会出现坏块）
端序（单字节物理排序）问题
大端序：高字节在低位12 24 46 78小端序：高字节在高位76 56 34 12
写：起始+设备号+传输方向+应答
7bit 1bit（0） 1bit
+从设备内地址+应答+多个起始+结束
8bit 1bit 9/7bit 1bit
读：起始+设备号+传输方向（0）+应答+从设备内地址+应答+起始+设备+传输+应答+数据（从）+应答（主）——>数据（从）+非应答（主）+结束
同一个设备的传输可以不添加结束位
一次性擦写OTP不会改变
A（0~2）地址选择
SRAM 16页 每页16字节 内部包含16字节缓冲区 主动移动内部指针来进行覆盖
写的话，只能一页一页的写
读的话，可以从头到尾的读
按字节写每写一个字节要带一个地址1~16字节
按页写跨页重发地址
