每个Verilog程序包括四个主要部分：即端口定义、IO说明、内部信号声明以及功能定义。
assign是描绘组合逻辑的常用方法之一，而always既可以描绘组合逻辑，也可以描绘时序逻辑。
网型变量其值必须不停地被驱动，且不能被存储。
Case等式表达符在大部分综合器里不可综合，只能在编写激励文档时使用。
Verilog HDL的基本语法1
©著作权归作者所有,转载或内容合作请联系作者
平台声明：文章内容（如有图片或视频亦包括在内）由作者上传并发布，文章内容仅代表作者本人观点，简书系信息发布平台，仅提供信息存储服务。
平台声明：文章内容（如有图片或视频亦包括在内）由作者上传并发布，文章内容仅代表作者本人观点，简书系信息发布平台，仅提供信息存储服务。
推荐阅读更多精彩内容
- 致谢：本笔记基于龚黎明的系列讲解视频。 1 Verilog简介（Verilog语法学习者可跳过该节） Verilo...
