240 发简信
Lost_In_Stars
IP属地：山西
  • Resize,w 360,h 240
    Verilog概论

    851 0 0
  • Resize,w 360,h 240
    Verilog HDL的基本语法4

    858 0 0
  • Resize,w 360,h 240
    Verilog HDL的基本语法3

    1189 0 0
  • Resize,w 360,h 240
    Verilog HDL的基本语法2

    1137 0 0
  • Resize,w 360,h 240
    Verilog HDL的基本语法1

    每个Verilog程序包括四个主要部分：即端口定义、IO说明、内部信号声明以及功能定义。 assign是描绘组合逻辑的常用方法之一，而alway...

    2806 0 0
  • 04 FPGA设计中如何避免冒险竞争

    在输出端放寄存器。

    1371 0 0
  • Resize,w 360,h 240
    03 学习FPGA选择Verilog还是VHDL

    1878 0 0
  • Resize,w 360,h 240
    02 Verilog HDL有什么作用

    949 0 0
  • Resize,w 360,h 240
    01 硬件描述语言概述

    1040 0 0
暂无个人介绍