半导体之量测 --- Die To Die量测

Die To Die量测的核心原理

D2D检测的核心思想非常简单直接：比较同一晶圆上相邻（或邻近）的两个相同设计的芯片（Die）的同一位置。在理想情况下，这两个位置的图案应该完全相同（考虑到设计规则允许的微小变化）。任何显著的差异，都极有可能是由制造过程中引入的缺陷（如颗粒污染、划痕、短路、开路、图案缺失/多余、桥接等）造成的。

Die To Die量测的基本方法与流程

1. 图像采集：
   • 使用高分辨率、高速的光学检测设备（如明场、暗场、紫外光甚至电子束）扫描整个晶圆表面。
   • 设备以特定的步进和扫描模式获取晶圆上每个Die的图像（或信号数据）。
2. 图像对齐：
   • 由于机械运动、热漂移、晶圆变形等因素，相邻Die的图像在位置上会有微小的偏移（misalignment）和旋转（rotation）。
   • 先进的图像处理算法（通常基于特征点匹配、互相关等）被用来精确地对齐相邻两个Die的对应区域图像。这一步的精度至关重要，直接决定了后续比较的准确性。
3. 像素/信号比较：
   • 在精确对齐的基础上，系统对相邻两个Die（Die A 和 Die B）的相同物理位置上的像素灰度值（或采集到的其他光学信号强度）进行逐点或小区域（window-based）的比较。
   • 常用的比较算法包括：
     • 差值法： |Gray_A - Gray_B|。计算简单快速。
     • 归一化差值法： |Gray_A - Gray_B| / (Gray_A + Gray_B) 或其他归一化方式。能更好地处理不同区域基础亮度差异。
     • 统计差异法： 基于局部区域的统计特性（均值、方差）计算差异显著性。
4. 差异图生成与阈值化：
   • 比较的结果生成一个“差异图”（Difference Map），图中每个点的值代表了该位置两个Die的差异程度。
   • 对差异图应用一个预设的阈值。差异值超过阈值的点被视为“潜在缺陷点”。
5. 缺陷检测与分类：
   • 系统将超过阈值的潜在缺陷点聚集成团（Clustering），形成候选缺陷区域。
   • 利用更复杂的图像处理算法和/或机器学习（ML）模型，对这些候选区域进行分析，区分出真实的物理缺陷（如颗粒、桥接、断路）和由以下因素引起的“伪缺陷”：
     • 微小的、设计规则允许的图案差异（如OPC/SRAF特征）。
     • 对齐残留的微小误差。
     • 材料或膜厚导致的正常光学信号波动（噪声）。
     • 检测系统本身的噪声。
   • 对确认为真实缺陷的进行分类（颗粒、桥接、开路等）和定位（记录其在晶圆上的精确坐标）。
     

D2D检测的关键优势

1. 对微小缺陷的高灵敏度： 因为它直接比较相同设计的区域，即使是非常微小的差异（远小于设计规则尺寸）也能被检测出来，特别擅长捕捉随机缺陷。
2. 对系统性工艺漂移不敏感： 由于比较的是相邻Die，如果整个晶圆或区域存在均匀的工艺漂移（如均匀的膜厚变化），相邻Die受到的影响相似，其差异不会显著增大，因此不会被误判为缺陷。这是D2D相对于Die-to-Database（D2DB）方法的一个主要优势。
3. 速度快（相对D2DB）： 图像间的比较运算通常比将图像与复杂的、计算量大的设计数据库图形进行比对（D2DB）要快得多。
4. 设计信息非必需： 不需要精确的设计版图信息（GDSII/OASIS）即可进行检测（虽然对齐算法可能会利用一些设计特征信息）。
   

D2D检测面临的主要挑战与解决方案

1. 晶圆边缘效应：
   • 挑战： 晶圆边缘的Die可能不完整（Partial Die），无法找到完整的相邻Die进行比较。
   • 解决方案：
     • 使用更远的、但完整的Die进行比较（Die-to-Nearest Neighbor）。
     • 使用基于单元的Cell-to-Cell比较（如果设计是高度重复的）。
     • 结合Die-to-Database方法。
2. 重复单元/阵列区域：
   • 挑战： 在高度重复的区域（如存储器阵列、逻辑单元行），缺陷可能在多个位置重复出现，导致相邻Die相同位置都有缺陷而无法检测出来（“逃逸”）。
   • 解决方案：
     • Cell-to-Cell (C2C) 检测： 在同一Die内部比较相邻的相同设计单元（Cell）。这是D2D在阵列区域的有效补充。
     • 空间像差监测： 利用设备本身的重复性进行自比较。
3. 设计允许的微小变化：
   • 挑战： 分辨率增强技术（如OPC， SRAF）引入的微小、非功能性的图案差异会被误检为缺陷。
   • 解决方案：
     • 智能阈值： 在不同区域应用动态变化的阈值。
     • 设计信息辅助： 结合有限的、关键的设计信息（Hotspot位置）指导检测和分类。
     • 先进的ML/AI分类器： 训练模型区分真实的物理缺陷和设计导致的信号差异。
4. 高噪声/信号波动：
   • 挑战： 某些材料或结构导致光学信号本身波动较大，容易产生误报。
   • 解决方案：
     • 优化光学参数： 选择合适的光波长、偏振、入射角等。
     • 多模式检测： 结合明场、暗场等多种光学模式的结果进行综合判断。
     • 更鲁棒的比较算法： 如基于局部统计特性的比较。
5. 对齐精度：
   • 挑战： 对齐精度不足会引入大量伪缺陷。
   • 解决方案：
     • 高性能图像匹配算法。
     • 设备精密的运动控制和稳定性。
6. 检测速度与灵敏度的平衡：
   • 挑战： 追求更高灵敏度通常需要更慢的扫描速度或更小的像素尺寸，影响产能。
   • 解决方案：
     • 智能采样： 只在关键区域或高风险区域进行高灵敏度检测。
     • 硬件加速： 使用GPU/FPGA等加速图像处理。
     • 多通道并行检测。

应用场景

• 在线过程监控： 在关键工艺步骤（如光刻、蚀刻、薄膜沉积、CMP）之后进行，及时发现和解决工艺问题。
• 缺陷根源分析： 通过缺陷在晶圆上的分布图（Wafer Map），帮助定位工艺或设备问题。
• 成品率提升： 识别和消除导致芯片失效的关键缺陷。
• 设备监控： 监控生产设备的稳定性。
• 新产品导入： 评估新工艺或新设计的稳定性和缺陷水平。

发展趋势

• 计算光学的应用： 利用计算成像技术获取更丰富的光学信息，提升对复杂结构（如3D NAND, FinFET）缺陷的检测能力。
• AI/ML的深度融合： 在缺陷检测、分类、根源分析等各个环节深度应用AI/ML，提高准确性、减少误报、预测缺陷。
• 多模态数据融合： 结合光学检测、电子束检测、套刻误差量测、膜厚量测等多源数据，提供更全面的缺陷和工艺信息。
• 更快的速度和更高的灵敏度： 持续推动硬件（光源、探测器、运动平台）和算法的进步，以满足先进节点（<5nm）对更高检出率和更高产能的需求。
• Die-to-Golden-Die / Die-Best-Known-Good： 在特定场景下（如封装前KGD测试），与一个已知良好的“黄金Die”进行比较。

总结

Die-to-Die检测是半导体量测的基石技术，凭借其对随机缺陷的高灵敏度和对系统性漂移的鲁棒性，在保证芯片良率和工艺稳定性方面发挥着不可替代的作用。尽管面临晶圆边缘、重复单元、设计变化、噪声等挑战，但通过不断发展的光学技术、图像处理算法和人工智能方法，D2D检测的能力持续提升，以满足日益复杂的先进半导体制造需求。理解其原理、优势、局限以及最新的技术进展，对于优化检测策略、提升良率和降低成本至关重要。