字长？：指令长度，M/DR（与存储字长的关系），MAR？
计算机指令字是指什么？与IR有关系吗？
机器语言指令是如何在计算机硬件系统上执行的？——cpu的结构与功能
1.cpu功能：对一条指令进行解释。
控制器：取指令，分析指令，执行指令，控制程序的输入及结果的输出，总线管理，处理异常情况和特殊请求
运算器：实现算术运算和逻辑运算
2.寄存器：
（1）控制寄存器 pc-mar-m-mdr-ir
MAR，MDR，IR用户不可见；
PC用户可见
（2）状体寄存器
状态寄存器 存放条件码
psw寄存器 存放程序状态字（用于程序中断）
3.控制单元CU和中断系统
CU 产生全部指令的微操作命令序列
组合逻辑设计 硬布线逻辑
微程序设计 存储逻辑
指令周期-取出一条指令所需的全部时间
中断：
1.保存程序断点，保存在某一个内存单元当中。给出这个内存单元的地址：
（1）由cu来确定，把程序断点保存在内存中的哪一个位置
（2）cu给出地址-》MAR-〉地址总线-》内存存储器
（3）cu发出写命令
（4）断点在哪？中断之后，程序需要返回的位置，即需要执行的下一条指令，保存在pc当中；pc-》mdr-〉数据总线-》内存存储器
pc存储当前指令的位置x，cu内存储断点程序的地址，内容是x
2.形成中断服务程序的入口地址（中断服务程序的入口地址，是cu给出的；cu把这个值直接写入到pc当中）
3.关中断
（1）中断请求标记 INTR :分散在各个中断源的接口电路中/集中在CPU的中断系统内
（2）中断判优逻辑：硬件实现（排队器），软件实现（程序查询）
（3）中断响应：
单层中断：只能响应一个中断
1.响应中断的条件：允许中断触发器 EINT=1
2.响应中断的时间：
3.中断隐指令：（保存断点；形成中断服务程序入口地址；硬件关中断）
关中断：在单层中断服务程序中，避免有新的中断打断其执行；多层中断服务中，也是为了保存程序断点，保存程序现场。即令 中断允许触发器EINT=0。
（4）如何保护现场：（1.保存断电-中断隐指令；2.保存寄存器内容-中断服务程序）
（5）中断服务程序的入口地址。首先要找到要响应的中断源。
1.硬件向量法-形成中断向量地址（JMP/直接给入口地址）
2.软件查询法
SKP：跳过下一条指令；如果D=0则跳过下一条指令，如果D=1则执行中断服务程序
（6）如何恢复现场？ 中断服务程序完成
1.保护现场-保存断点（硬件完成）；保护寄存器内容（软件完成），ex使用push
2.其他服务程序
3.恢复现场，pop
4.中断返回 ，IRET
（7）多重中断：
1.提前设置 开中断 指令
2.优先级别高的中断源 有权中断优先级别低的中断源
3.屏蔽技术-
中断屏蔽触发器：使某一个中断源无法执行中断屏蔽程序。也无法使该中断源参与中断排队优先级
屏蔽技术可以改变 中断处理的优先级（通过重新设置屏蔽字，让某些高优先级中断不能进入到中断排队器当中，不能被响应，从而提高某一个中断的处理优先级），不能改变 中断响应的优先级（硬件电路给出） 和 中断屏蔽字
新屏蔽字设置：
4.多重中断的断点保护
a.断点进栈，中断隐指令完成（硬件完成）
b.断点存入“0”地址，中断隐指令完成（硬件完成）
中断周期 0-》mar
流水线
1.吞吐率：单位时间内 流水线所完成的指令 或 输出结果 的数量。
设m段的流水线各段时间为t
最大吞吐率：流水线满负荷运转，没有指令，资源冲突
实际吞吐率：连续处理n条指令的吞吐率
2.加速比：n条指令 在 m段的 流水线速度 与 等功能的非流水线的速度之比
nm/m+n+1
3.效率
由于流水线有建立时间与排空时间，因此各功能段的设备不可能一直在工作
效率=流水线各段处于工作时间的时空区/流水段中各段总的时空区=nmt/m(m+n+1)t
4.流水线的多发技术-超标量技术
每个时钟周期内可 并发多条独立指令，配置多个功能部件
不能调整指令的执行顺序，通过编译进行搭配，解决优化问题
5.流水线的多发技术-超流水线技术
在一个时钟周期内再分段
在一个时钟周期内 一个功能部件使用多次
不能调整指令的执行顺序，通过编译进行搭配，解决优化问题
关键：不同的指令处在同一个流水段当中，相互之间的信号不能叠加
6.流水线的多发技术-超长指令字技术
影响指令流水线的因素
1.结构相关：不同指令争用同一功能部件产生资源冲突
解决办法：
（1）停顿-加入气泡法
（2）指令存储器和数据存储器分开-哈弗结构
（3）指令预取技术。如果访存周期比较短，取指部件可以利用空闲时间，把多条指令从内存单元当中取出，放入cpu当中的指令缓冲队列，等待执行
2.数据结构：不同指令因重叠操作，可能改变操作数的 读/写 访问顺序
3.控制相关：由转移指令引起（只有条件结束时，才知道下一条指令地址）
控制单元
1.微操作命令：
（1）取指周期：OP（IR）->CU 指令的操作码部分送给cu，由cu进行译码
（2）间址周期：
组合逻辑设计
1.CU外特性
微操作的节拍安排，采用同步控制方式，一个机器周期内有3个节拍（时钟周期），CPU内部结构采用非总线方式。
