今天来谈电源完整性（Power Integrity，PI），一般系统/网通厂能掌握的大约是电源树（Power Tree）与电压衰退（IR drop）这两个参数，这也是笔者认为最重要的参数，电源树（Power Tree）去相当是去描绘身体的心脏及血管到器官的布局，电压衰退（IR drop）就如血管的好坏，血管不好就容易阻塞或中风，一般都不会希望自己设计的产品中风吧（歪腰）。

电源树（Power Tree）

所有的电子产品设计完产品方框图后（block diagram），第一个必须要考虑的就是电源树（Power Tree）的设计，这就如人体的心血管一样，如果设计不好，就会造成产品的体质虚弱，更糟的情况就是产品会有一些非预期的问题产生。

电源树（Power Tree）的设计如下图所示，将所有的输入电压及电流，及升/降压的电压控制模块（Voltage Regulator Module，VRM）的参数，重点第一步先确认电源消耗（Power Consumption）是否符合需求。（下图为一般的Power Tree）

如汲端（Sink）需要3.3V、0.6A+1.7A，所以需要约7.6W的功率，其源端（Source）就至少能提供汲端（Sink）功率*1.5倍以上，也就是至少要大于11.4W的功率，这个示例可以看到源端（Source）电压控制模块（Voltage Regulator Module，VRM）的功率可以供应13.2W的功率，所以这个电源设计是很足够的。

Note:为什么要抓1.5倍，这是一个保险值。

1.可以保证汲端（Sink）能得到它所需的功率。

2.在瞬间电流抽载时，可以提供功率变动的Margin。（瞬时抽载很可怕的~）

3.电源传输时，路径的损失产生的”电压衰退（IR drop）”，也可以在Margin内。

电压衰退（IR drop）

长出电源树（Power Tree）之后，就可以很快的估算，这个电源设计是否足够供给其他汲端（Sink）元件，我们可以比喻Adapter就像心脏，电压控制模块（Voltage Regulator Module，VRM）就像心脏的小加/减压站，路径就像血管，汲端（Sink）元件就像身体的器官；那怎么知道血管的质量，可以利用电压衰退（IR drop）这个参数。

电压衰退（IR drop）的形成。

什么时后会有电压衰退（IR drop），当电源路径的电阻过高时，会导致电压下降，如下图所示。

Ref[1] IR-Drop Analysis by Chris Halford

常常发生在下列状况。

1.电源线路径过长。

2.电源线宽不足。

3.电源平面转换到其他层，打钻孔（Via）数组数量不足。（钻孔孔径太小，不够多的钻孔数组）

4.布线成瑞士干酪（Swiss cheese）如下图所示，由于电源平面都被其他层的钻孔给破坏，导致电源平面破碎。

Ref[1] IR-Drop Analysis by Chris Halford

其中第1~3项设计前可以利用Saturn PCB Design，预先计算电源的线宽需要多少，钻孔需要多大，才可以通过多少瓦特，及产生多少温升。（如下图所示）

Saturn PCB Design是一套免费软件，请参阅下方连接。

Saturn PCB Design，Inc.

下图为使用Cadence Sigrity模拟的电压衰退（IR drop），蓝色区域为电压源，经过绿色区域，直到经过瑞士干酪（Swiss cheese）区域，变成电压衰退（IR drop）最大的红色。

NOTE:可以利用彩色条（color bar），去看电压衰退（IR drop）的程度。

Ref[1] IR-Drop Analysis by Chris Halford

电压衰退（IR drop）的影响

除了最常见的导致汲端（Sink）元件的电压下降，导致电压过低（如下图所示），另一个问题就是热的问题，通常瑞士干酪（Swiss cheese）区域上方都是摆放FPGA的IC，电流因为通过这个区域，电阻又过高，导致瑞士干酪（Swiss cheese）区域的温升变高，相对的会去影响整体IC的散热。

NOTE: IC本身就热了，下方的电源平面又在下方加热，整个会散热不良，有可能会导致性能变差（增加热噪声），最糟的情况导致热当机。

Ref[2] From Electromagnetism to Signal and Power Integrity by Sigrity

如何防治电压衰退（IR drop）

1.将模拟电压衰退（IR drop），套用电源树（Power Tree）的概念，将数值代入，计算是否合乎电源允许的Ripple。（如下图所示）

如3.3V如果许允许的Ripple为10%，抓75%给Simultaneous Switching Noise（SSN），所以电压衰退（IR drop）要小于3.3V*0.25=0.825V，如过超过即Fail。

NOTE:什么是Simultaneous Switching Noise（SSN），未来有机会在专题探讨。

Ref[3] Sigrity Business and Product Overview by Sigrity

2.另外在布线（Layout）时，尽量不要在FPGA下面走电源平面，及注意小心不要在任何情况下，造成瑞士干酪（Swiss cheese）的形状。

转自：PI Basic – Power Tree & IR drop – Frane's RF Technology (wordpress.com)