简介
- 在整个半导体制造过程中，有许多操作需要将晶圆表面平滑或“平面化”。这是因为许多氧化物和铜沉积操作会在晶圆片上产生粗糙的上表面，因此需要平面化，这被称为topographical variation。
- 由于微芯片制造包括一系列堆叠在一起的结构的沉积和图案（称为planar过程），因此在沉积后对每一层进行抛光以使其上表面光滑平坦是很重要的。
化学机械抛光（Chemical & Mechanical Polishing, CMP）是半导体器件制造工艺中的一种技术，用来对正在加工中的硅片或其他衬底材料进行平坦化处理。与传统的纯机械或纯化学的抛光方法不同，CMP工艺是通过表面化学作用和机械研磨的技术结合来实现晶圆表面微米/纳米级不同材料的去除，从而达到晶圆表面纳米级平坦化，使下一步的光刻工艺得以进行。CMP在半导体制造过程中被多次使用，是一项关键的工艺技术，没有它就无法生产先进的集成电路。
基本构成
1、基本流程
- CMP的工作原理是在研磨液浆中抛光晶圆片，同时施加一个小的向下的力。
- 晶圆面朝下装入晶圆载体。然后将晶圆载体压在一个称为压板的旋转垫片上。
- 压板和晶圆载体都在旋转，同时被称为研磨液(slurry)的液体磨料被涂抹器分配到压板上。
- 当晶圆片在载体中旋转时，其上表面被缓慢而细致地抛光。这使得晶圆片表面光滑、平坦。
- 抛光后的晶圆片进行冲洗和清洁，以清除所有的浆液。
2、CMP系统的核心组成部分:
- Platen 抛光盘
- Polishing Pad 抛光垫
- Wafer Carrier 晶圆/基板/承载wafer
- Downward Force 施压
- Slurry Applicator 研磨液装置
- Slurry Nozzles 喷头
Pad Conditioner 修整器
以下从技术原理、工艺组成、应用场景及技术挑战四方面展开分析：
一、技术原理与协同机制
CMP通过化学腐蚀与机械研磨的协同作用实现材料去除：
- 化学作用层：
- 抛光液（Slurry）含氧化剂（如H2O2）、络合剂和缓蚀剂
- 针对不同材料（Cu/W/氧化物）设计专用化学反应体系
- Cu抛光：H2O2氧化形成CuO/Cu(OH)2软质层
- SiO2抛光：碱性条件促进Si-O-Si键水解
- 机械去除层：
- 纳米磨料（SiO2/Al2O3）粒径控制（30-100nm）
- 法向压力（10-35kPa）与剪切力协同作用
- Preston方程建模：MRR = Kp×P×V（Kp为材料相关常数）
二、工艺系统构成
- 核心子系统：
- 多区压力可控抛光头（带膜厚实时监测）
- 纳米多孔聚氨酯抛光垫（表面沟槽设计优化流体动力学）
- 闭环供液系统（流量控制精度±1ml/min）
- 关键控制参数：
- 移除速率（300-800nm/min）
- 非均匀性（Within Wafer Non-uniformity <3%）
- 表面粗糙度（Ra<0.2nm）
三、先进节点应用场景
- 逻辑芯片制造：
- FinFET工艺中STI CMP（SiO2/SiN选择性>50:1）
- Cu互连双大马士革工艺（阻挡层Ta/TaN去除控制）
- HKMG工艺中的高k介质平坦化
- 存储器件：
- 3D NAND的台阶覆盖平坦化（纵横比>40:1）
- DRAM电容柱结构的钨栓塞抛光
- 新兴领域：
- 硅通孔（TSV）的铜突出控制
- 二维材料（MoS2/WSe2）转移层平坦化
四、关键技术挑战
- 缺陷控制：
- 微划痕（<10nm深度检测）
- 腐蚀坑（电化学电位匹配控制）
- 有机残留（兆声波辅助清洗技术）
- 先进材料应对：
- 钴互连的钝化层控制（pH敏感度±0.2）
- 低k介质（k=2.4）的机械强度强化
- 钌阻挡层的选择性抛光开发
- 工艺监控：
- 原位膜厚测量（光学干涉精度±3Å）
- 抛光终点检测（电机电流频谱分析）
五、技术发展趋势
- 新型抛光体系：
- 电化学机械抛光（ECMP）实现无应力去除
- 等离子体辅助CMP提升选择比
- 智能化控制：
- 机器学习优化工艺参数（200+维参数空间）
- 数字孪生系统实现虚拟工艺调试
- 绿色制造：
- 无磨料抛光液（材料成本降低40%）
- 废液金属回收率>95%
当前7nm以下节点中，CMP工艺步骤已超过20次，直接影响芯片良率与可靠性。以TSMC的5nm工艺为例，钴互连CMP需要实现0.3nm/cycle的原子级去除控制，这对界面化学和机械动力学匹配提出了极限要求。未来随着GAA晶体管架构的普及，CMP将面临三维纳米线结构的平坦化新挑战。
