- target：目标文件。可以是Object File，也可以是执行文件，还可以是标签
- prerequisites：依赖文件，即要生成那个target所需要的文件或其他target
- command：make需要执行的命令
target ... : prerequisites ...
command
或者
target ... : prerequisites ... ；command
就是说target的目标文件，依赖于prerequisites，他的生成规则定义在command中。也就是说，如果prerequisites中有一个文件比target要新的话，target就被认为是过时的，需要重新生成，那么command就会被执行
看一个例子
main: main.o tool.o;
gcc main.o tool.o -o main
.PHONY: clean
clean:
-rm main *.o
上面的例子中：
main 是target
prerequisites 是main.o tool.o
command 是gcc main.o tool.o -o main
.PHONY 显示的指明clean是一个“伪目标”
执行make后，会输出
cc -c -o main.o main.c
cc -c -o tool.o tool.c
gcc main.o tool.o -o main
main.o tool.o是推导生成的，makefile文件里不需要写
执行make clean后，会把main和.o文件都删掉
Makefile工作流程
输入make后，会执行如下操作
- make会在当前目录下找名字叫“Makefile”或“makefile”的文件
- 如果找到，它会找文件中第一个目标文件（target），并把这个target作为最终的目标文件，比如示例中的“main”
- 如果main文件不存在，或main所依赖的.o文件的修改时间要比main文件新，那么它会执行后面定义的命令（command ）来生成main文件
- 如果main所依赖的.o文件也不存在，那么make会在当前文件中找目标为.o文件的依赖性，若找到则根据规则生成.o文件
- make再用.o文件 生成make的最终目标
变量
为了makefile的易维护，在makefile中可以使用变量
makefile的变量就是一个字符串，相当于C中的宏
举个例子
objects = main.o tool.o
main: $(objects);
gcc $(objects) -o main
.PHONY: clean
clean:
-rm main $(objects)
可以看到，定义的objects ，在后面的语句中，使用$(objects)就能使用这个变量了
引用其他makefile
语法格式
include <filename>
举例
假设有这几个Makefile: a.mk、b.mk、c.mk,还有一个文件 foo.make,一个变量$(bar),包含 e.mk、f.mk
include foo.make *.mk $(bar)
等价于
include foo.make a.mk b.mk c.mk e.mk f.mk
如果文件找不到，会报错，如果不需要理会这个错误，那么可以在include之前加一个减号，如
-include <filename>
函数
不带参数
define FUNC
$(info echo"hello")
endef
$(call FUNC)
带参数
define FUNC
$(info echo $(1)$(2))
endef
$(call FUNC,hello,wolrd)
