CMOS逻辑系统的功耗主要与时钟频率f、系统内各栅极的输入电容Cin以及电源电压VDD有关。
  动态功耗包括开关功耗+短路功耗，其中开关功耗为：Pswitch = VDD^2 * Cload * f = 1/2 * VDD^2 * Cload * Tr。
  其中，VDD为供电电压，Cload为后级电路等效的电容负载大小，Tr为输入信号的翻转率，也有另外一种写法，f为时钟频率，一个周期信号翻转两次，所以这里没有 1/2。发现，开关功耗与电路的工作频率成正比，与负载电容成正比，与电压的平方成正比。
  器件形体尺寸减小后，电源电压也随之降低，从而在栅极层大大降低功耗。这种低电压器件拥有更低的功耗和更高的运行速度，允许系统时钟频率升高至千兆赫兹（GHz）级别。在这些高时钟频率下，阻抗控制、正确的总线终止和最小交叉耦合，带来高保真度的时钟信号。

截图来源：https://www.ti.com.cn/cn/lit/sg/zhcc344/zhcc344.pdf

参考文章：IC常用知识4-静态功耗和动态功耗
参考文章：TI-电源设计经验谈1-50合集