CMOS逻辑系统的功耗主要与时钟频率f、系统内各栅极的输入电容Cin以及电源电压VDD有关。
动态功耗包括开关功耗+短路功耗，其中开关功耗为：Pswitch = VDD^2 * Cload * f = 1/2 * VDD^2 * Cload * Tr。
其中，VDD为供电电压，Cload为后级电路等效的电容负载大小，Tr为输入信号的翻转率，也有另外一种写法，f为时钟频率，一个周期信号翻转两次，所以这里没有 1/2。发现，开关功耗与电路的工作频率成正比，与负载电容成正比，与电压的平方成正比。
器件形体尺寸减小后，电源电压也随之降低，从而在栅极层大大降低功耗。这种低电压器件拥有更低的功耗和更高的运行速度，允许系统时钟频率升高至千兆赫兹（GHz）级别。在这些高时钟频率下，阻抗控制、正确的总线终止和最小交叉耦合，带来高保真度的时钟信号。
截图来源：https://www.ti.com.cn/cn/lit/sg/zhcc344/zhcc344.pdf
IC形体尺寸与最高工作频率的关系（2022/9/12）
最后编辑于 ：
©著作权归作者所有,转载或内容合作请联系作者
- 文/潘晓璐 我一进店门，熙熙楼的掌柜王于贵愁眉苦脸地迎上来，“玉大人，你说我怎么就摊上这事。” “怎么了？”我有些...
- 文/花漫 我一把揭开白布。 她就那样静静地躺着，像睡着了一般。 火红的嫁衣衬着肌肤如雪。 梳的纹丝不乱的头发上，一...
- 文/苍兰香墨 我猛地睁开眼，长吁一口气：“原来是场噩梦啊……” “哼！你这毒妇竟也来了？” 一声冷哼从身侧响起，我...
推荐阅读更多精彩内容
- 随着工艺节点的不断发展（现在普遍是28nm,22nm,16nm,14nm,甚至有的都在做7nm）,芯片的性能需求越...
- 本章将讨论FPGA设计中的能耗问题。相较于相同逻辑功能的ASIC，FPGA这个耗能大户似乎与低功耗设计不沾边。各大...
- 电路设计离不开存储器器件，对于一个电路系统而言，一般包含以下几种存储器：ROM、RAM、FLASH 存储器分类 R...
