一、动态功耗①翻转功耗（Switching Power）
翻转功耗是由充放电电容引起的动态功耗，其推导过程很简单，但是这个最终的结果却十分重要。
switching power 和负载电容、电压、0到1变化事件的发生次数、时钟频率有关；
switching power和数据无关，也就是传输的数据不会影响翻转功耗，但是数据的翻转率会影响翻转功耗。
由这个公式我们很容易得到如果想减少功耗，那么方法就是：
1. 降低电压；
2. 降低翻转率；
3. 减少负载电容；
②短路功耗（Internal Power）
短路功耗又可以称为内部功耗，主要原因是直接通路电流引起的功耗，即短路造成的。短路功耗是因为在输入信号进行翻转时，信号的翻转不可能瞬时完成，因此PMOS和NMOS不可能总是一个截止另外一个导通，总有那么一段时间是使PMOS和NMOS同时导通，那么从电源VDD到地VSS之间就有了通路，就形成了短路电流，如下面的反相器电路图所示：
二、静态功耗
静态功耗是由于漏电流引起的，在CMOS门中，漏电流主要来自4个源头：
1. 亚阈值漏电流(Sub-threshold
Leakage, ISUB）: 亚阈值泄漏电流是晶体管应当截止时流过的电流。
2. 栅极漏电流(Gate Leakage,Igate): 由于栅极氧化物隧穿和热载流子注入，从栅极直接通过氧化物流到衬底的电流。
3. 栅极感应漏电流(Gate Induced Drain Leakage, IGIDL): 结泄漏电流发生在源或漏扩散区处在与衬底不同电位的情况下。结泄漏电流与其他泄漏电流相比时通常都很小。
4. 反向偏置结泄漏(Reverse Bias Junction Leakage ,IREV):由少数载流子漂移和在耗尽区产生电子/空穴对引起。
MOS管的结构图如下：
漏电流组成如下图所示：
常见的低功耗技术
根据公式可知翻转功耗与VDD成平方的关系；静态功耗中ISUB和VDD的指数成正比。因此降低功耗最有效的方法就是降低供电电压VDD。
那么降低电压可以有哪些方法呢：（电压越高模块能跑的频率越高）
1）对不同的模块提高不同的电压。比如CPU和外设需要的频率就不一样，那么在同时满足两个模块性能的前提下，CPU需要很高的频率，那就需要高的VDD; 外设可能只需要较低的频率，那么低的VDD就能达到这个频率的延时需求，所以可以给它低VDD;
2）对同一个模块，可能不同应用需要的频率也不同。比如玩游戏的时候GPU就需要很高的频率，但是文字阅读的时候可能频率就很低；待机的时候GPU甚至就可以关掉。这样不同的应用模式，电压可以是高VDD, 低VDD, 甚至为0。
其实所有的低功耗电压技术就是上面两种方法的不同策略，本文将从芯片架构级去介绍低功耗技术。
1）静态多电压技术
(MSV: Multi Supply Vdd)
如果对不同的模块固定成不同的电压，那么就是静态多电压技术. (MSV: Multi Supply Vdd)
2）动态电压调节技术
(DVFS: Dynamic Voltage and Frequency Scaling)
如果对不同的模块可以选择几种不同的电压配置，那么就是动态电压调节。同时调节电压一般同时会调整频率，所以就是动态电压频率缩放技术。 DVFS可以看作MSV的升级版。
3）自适应电压频率缩放
（AVFS: Adaptive Voltage and Frequency Scaling）
DVFS是需要软件根据不同的应用场景来选择不同的电压频率配置，如果更进一步，对不同模块的电压频率能够自适应的调节，那么就是自适应电压频率缩放. AVFS可以看作是DVFS的升级版。
4）电压关断技术
（PSO: Power Shut Off）
如果有某个模块在有些场景下不使用了，我们可以关掉这个模块的电压，需要使用时候再打开，关断模块肯定是最省电的方式了。这就是电压关断技术。PSO技术其实是电压调节的一种特例，也就是调节到0。PSO技术一般和MSV, DVFS,AVFS一起使用。
原文链接：https://blog.csdn.net/Andy_ICer/article/details/115679288
