vcs仿真vhdl和verilog语言混合仿真的问题

当用vcs对vhdl和verilog语言混合仿真时，遇到verilog语言的模块的信号无dump波形，解决方法:在vcs仿真脚本中加入debug_access+all就可以仿真出波形。

vcs  -full64 -debug_access+all

©著作权归作者所有,转载或内容合作请联系作者
平台声明：文章内容（如有图片或视频亦包括在内）由作者上传并发布，文章内容仅代表作者本人观点，简书系信息发布平台，仅提供信息存储服务。

推荐阅读更多精彩内容