1/3 考前复习

考试说明

• 填空题，8道，共16分
• 选择题，7道，共14分
• 解答题，7道，共70分

往年真题及答案

https://wws.lanzoui.com/iiwdFqtlr6j
密码:dvgc

• 第一套卷子答案更正

2、3答案错误
6：克服空翻：维阻、边沿、主从
7：p92
9：舍尾量化Δ、四舍五入量化0.5Δ
10：f>=2fm
11：p312，比较器、转换器、分配器、寄存器
14：注意如果是DRAM，数据线条数要除以2
15：C，基于SRAM技术。
七：注意是置数Q3100
八：移位反了
九：左边是字线，右边是位线

考点归纳

• 第五章课后习题答案
  https://wws.lanzoui.com/in5TLqvguha
  密码:4yek

• 第六章课后习题答案
  https://wws.lanzoui.com/iqCqXqwermb
  密码:1dms

第五章易混淆知识点

空翻：钟控电位触发器
无空翻：维阻、边沿（D、JK、T、T'）、主从
翻转：JK、T、T'

• 4位加法器74161（题5.14、5.15、5.16）

• 4位双向移存器74194

2/3 学习笔记

01 - 数制与编码

一、数制转换
二进制（0, 1）
八进制（0, 1, 2, 3, 4, 5, 6, 7）
十进制（0, 1, 2, 3, 4, 5, 6, 7, 8, 9）
十六进制（0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F）
1、二进制与十进制之间的转换

2、二进制与十六进制之间的转换

3、二进制与八进制之间的转换

二、BCD 编码
利用4位二进制码表示1位十进制数，也就是只能表示0~9，常用的是 8421BCD码，其与自然二进制码相似。

02 - 逻辑代数

一、常见逻辑运算及逻辑门

题1、函数 F=AB+BC，令 F=1 的输入ABC组合为（D）。
A. ABC=000
B. ABC=010
С. ABC =101
D. ABC=110
题2、已知 F=ABC+CD，下列选项中的（C）肯定可以使 F=1。
A.A=0, BC=1
B.B=1,C=1
C.BC=1,D=1
D.C=1,D=0
题3、连续 5 个 “1” 异或的结果为（1）。

题4、仅当输入变量全为1时，输出才为0，则输出与输入的关系为（B）。
A.或非
B.与非
C.同或
D.异或
题5、三态门的输出有三个状态，分别为（高电平）、（低电平）和（高阻态）。
题6、下列几种 TTL 电路中，输出端可直接相连完成线与逻辑功能的门电路是（C）。
A.或非门
B.与非门
C.OC门
D.三态门

二、规则及常用形式
1、反演规则

2、对偶规则

3、与非 一 与非表达式

4、最小项
例：两个变量 A、B 可构成4个最小项：非A非B、非AB、A非B、AB。
最小项是一个包含所有输入的与项。n个变量的最小项有 2^n 个。

03 - 卡诺图

一、卡诺图

二、卡诺图的画法
题1、画出函数 F = Σm (1, 5, 6, 7, 11, 12, 13, 15) 的卡诺图。

题2、画出函数 F=AB+AC+非B非C+非A非B 的卡诺图。

三、利用卡诺图化筒逻辑函数
题1、四变量最小项 AB非CD 有（4）个最小项与其逻辑相邻。

题2、利用卡诺图化简逻辑函数 F(A, B, C, D) = Σm (0, 2, 3, 6, 7, 8, 10, 11）

题3、利用卡诺图化简逻辑函数 F = 非A非B非C+ A非C非D+ 非AB +ABC非D+非A非BC +非AB非D。

题4、请利用卡诺图化简该逻辑函数 F(A, B, C, D) = Σm (0, 4, 9, 13, 14)+Σd (2, 5, 7, 8, 10, 15)

题5、已知函数 Y = A非B非C+非B非CD+非A非CD+A非BC非D+非A非BC非D 中所有输入变量不能同时为0，且A、B变量不能同时为1。用卡诺图化简法化简该逻辑函数。

题6、用卡诺图化简法将以下函数化为最简与或形式。

04 - 组合逻辑电路

一、组合逻辑电路分析
题1、组合逻辑电路如图所示。
（1）写出输出 F 的逻辑表达式，并化为与或式；
（2）分析此电路的逻辑功能；
（3）根据输入 A、B 的波形，画出输出 F 的波形。

题2、写出如图所示电路的真值表及逻辑表达式，并分析其逻辑功能。

题3、全加器与半加器的区别为（B）
A.不包含异或运算
B.加数中包含来自低位的进位
C.无进位
D.有进位

题4、有一组合逻辑电路，其输入及输出的波形如图所示。请列出真值表，写出逻辑表达式，并化简得到最简与或表达式。

二、 组合逻辑电路设计
题1、设计一个三人表决的逻辑电路，当有两人或两人以上赞同时，决议通过。要求：（1）列出真值表（2）写出表达式并化筒（3）要求采用“与非门”实现电路，画出电路图。

题2、试设计一个 8421BCD 码的检码电路。要求当输入量 DCBA≤4或≥8 时，电路输出 L 为高电平，否则为低电平。试用与非门设计该电路。要求：（1）写出真值表（2）写出函数式并化简（3）画出由与非门实现的逻辑电路。

三、竞争与冒险
题1、组合逻辑电路的竞争冒险是由于（D）引起的。
A.电路不是最简
B.电路有多个输出
C.电路中使用不同的门电路
D.电路中存在延时
题2、给定组合逻辑电路的逻辑函数为：F=非AD+非A非C +AB非C，请判断是否存在竞争冒险现象，如果存在如何消除。

05 - 常用组合逻辑器件

一、常用组合逻辑器件

题1、已知 74LS138 译码器的三个使能端为 E1=1，E2=0，E3=0 时，地址码 A2A1A0=011，则输出 Y7~Y0 为（C）。
A.11111101 B.10111111 C.11110111 D.11111111
解：地址码 A2A1A0=011，则 Y3 输出有效，为低电平，其余皆为高电平，即 Y7~Y0 为11110111。

题2、一个译码器若有100个译码输出端，则译码器地址输入端至少有（7）个。
解：输出端 Y0~Y99，(99)10 = (1100011)2，即 7 个输入端。
题3、74148 是8线-3线优先编码器，编码输入输出均为低电平有效，若输入为11011001，输出Y2Y1Y0 应为（010）。
解：非I5=非I2=非I1=0，非I5优先级最高，因为 5=101，所以 Y2Y1Y0=010。

二、综合应用
题1、利用 74138 实现逻辑函数 Z=A⊕B⊕C。

题2、用3-8译码器 74138 构成逻辑电路如图所示，试写出 F1、F2 的逻辑表示式，列出真值表，并分析电路的逻辑功能。

题3、利用 74LS151（8选1数据选择器）实现逻辑函数 F=A⊕B⊕C。

题4、74HC151（8选1数据选择器）的连接方式如下图所示，写出 Y 的表达式。

题5、设计一个8421码的判奇电路，当输入码为奇数个1时，输出1，否则为0。用8选1数据选择器74LS151加若干门电路实现，画出电路图。

06 - 触发器

一、触发器的触发方式
1、当它被特定信号触发时，输出发生变化。触发器的输出是由当前状态和当前输入决定的。
2、触发方式有三种：为电平触发、主从触发、边沿触发。

二、触发器的逻辑功能
1、RS 触发器

2、D 触发器

题1、如图，带有异步复位端RD的边沿D触发器的时钟脉冲CP、输入D及RD的波形如图所示，画出其输出端的电压波形。

3、JK 触发器

4、T 触发器

题1、对于JK触发器，若J=K，则可完成 T 触发器的逻辑功能。若J=非k，则可完成 D 触发器的逻辑功能。
题2、欲使JK触发器按 Q^(n+1)=1工作，可使JK触发器的输入端（B）
A.J=K=1 B.J=1,K=0 C.J=K=0 D.J=0,K=1
题3、如图，已知CP、A、B波形，写出各触发器输出端的函数表达式并画出波形图。（设触发器初态为0）

07 - 时序逻辑电路（分析）

一、同步和异步的区别
题1、时序逻辑电路按照其是否有统一的时钟控制分为（同步）时序电路和（异步）时序电路。
二、同步时序逻辑电路分析
题1、分析如图所示时序逻辑电路。写出驱动方程，状态转移方程，画出状态转移图。

题2、下图分别为四个逻辑电路的状态转换图，其中不具备自启动特性的是（B）。

题3、分析如图所示时序逻辑电路。写出各触发器的驱动方程，状态方程和输出方程；画出完整的状态图，判断电路能否自启动，说明电路实现的功能。

08 - 时序逻辑电路（设计）

题1、构造一个模10同步计数器需要（10）一个状态，需要（4）一个触发器。
解：模10计数器需要计10个数。(9)10 = (1001)2，一个触发发器可表示一位二进制数。
题2、用JK触发器设计一个同步型时序电路，实现如图示循环：

题3、试用下降沿触发的边沿JK触发器和门电路为组件，设计一个按自然二进制态序变化的同步五进制加法计数器，要求写出必要的设计步骤，画出逻辑电路图，并检查电路的自启动能力。

题4、某同步时序电路的状态图如下，试用D触发器设计电路。

09 - 集成计数器

一、常用集成计数器分析

二、集成计数器应用
题1、三位二进制加法计数器，从初始状态000开始计数（即第一个时钟脉冲到来后为001），经过100个时钟脉冲后的状态为（B）。
A.000 B.100 C.101 D.111
解：计数器模值为8，计数过程为：0→1→2→3→4→5→6→7→0。
100=8x12+4，000 经过8x12个时钟脉冲为 000，再经过4个时钟脉冲为 100。
题2、分析如图所示电路，说明其功能。

题3、分析如图所示电路，说明其功能。

题4、74161及其外围电路如图所示，试分析当M=1和M=0时电路的逻辑功能。

题5、用计数器74161构成13进制计数器，并画出相应的状态图。

题6、试用两片74160和一片与非门接成计数长度为63的加法计数器，采用同步级联。

题7、试用两片74161和与非门接成计数长度为130的加法计数器，采用异步级联。

10 - 移位寄存器、集成逻辑门、存储器

1、移位寄存器

2、集成逻辑门

3、存储器

11 - 可编程逻辑器件

12 - 数模转换、模数转换

1、D/A 转换器

2、A/D 转换器

3/3 MOOC笔记

一、数制与码制

• 数字信号与数字电路

1）“模电”
模拟信号：幅度的取值是连续的，幅值可由无限个数值表示。例如：声音、温度、压力转的电信号
模拟电路：以模拟信号作为研究对象的电路。主要研究输入、输出模拟信号在频率、幅度、相位
常见模拟电路：放大器、模拟信号发生器、滤波器
2）“数电”
数字信号：幅度的取值是离散的，幅值由有限个数值表示。例如：计算机处理的二进制信
数字电路：以数字信号作为研究对象的电路。主要研究输入与输出的逻辑关系。
常见逻辑电路：逻辑门、组合逻辑电路、时序逻辑电路、存储器
3）数字电路的特点
以二值逻辑为基础数字系统；工作可靠，抗干扰能力强；方便运算和逻辑判断；集成度高、成本低、易于长期保存易
4）“模电” 与 “数电”
现代电子信息系统一般是模 / 数混合系统。
两头是“模拟”，中间是“数字”，可见“重数字轻模拟”是不全面、不明智的。

• 数制

1）数制：用进位的方法进行计数的数制称为进位计数制。
数制的三要素为：数码、位权、基数。

2）数制转换
① 十进制 ⇄ 非十进制

② 二进制 ⇄ 八进制

③ 二进制 ⇄ 十六进制

④ 八进制 ⇄ 十六进制

• 码制

1）码制
数字系统只能识别 0 和 1，用编码能表示更多的数码、符号和字母。
n 位码元可以表示 2^n 个对象

① 格雷码：相邻码组间的码距为1，一种可靠码。
码距：两个码组对应位上不同码元的个数称为码组的距离。
例：011 和 010 码距为1，001 和 111 码距为2
② 循环码：一种典型格雷码。
相邻性：相邻码组间的码距为1。
循环性：首尾两个码组也具有相邻性。
反射性：最高位权互补反射、其余低位位权镜像对称。
③ 奇偶校验码
一种检错码，只能检测奇数个错误，且不能纠错。
④ BCD码
引入原因：习惯用十进制，而数字系统只处理二进制。
有权码：有固定位权，如 8421BCD、5421BCD、2421BCD
无权码：无固定位权，如 余3BCD、余3循环BCD、格雷BCD
2）数制与BCD码间的转换
（380）10 = （0011 1000 0000）8421BCD
（0110 0010 0000）8421BCD = （620）10
3）① 8421BCD 的加法运算
若相加出现非法码（1010~1111）或向高位进位，则应加 6（0110）修正。

② 8421BCD 的减法运算
若相减出现向高位的借位，则应减 6（0110）修正。

二、逻辑代数理论及电路实现

• 逻辑代数中的运算

1）与逻辑：当所有条件都具备时，事件才发生的逻辑关系。
① 与逻辑的表示方法：真值表
② 逻辑功能：“有0出0，全1出1”
③ 逻辑函数式：F = A·B = AB（逻辑乘）
④ 与运算电路：与门
2）或运算：当有一个或一个以上条件具备时，事件就会发生的逻辑关系。
逻辑功能：“有1出1，全0出0”
逻辑表达式：F = A+B（逻辑加）
或运算电路：或门
3）非运算：条件具备事件不发生，条件不具备事件发生的逻辑关系。

4）逻辑代数的一些概念
① 逻辑变量：在逻辑代数中，用英文字母表示的变量称为逻辑变量。在二值逻辑中，变量的取值不是1就是0
② 原变量和反变量：字母上面无非号的称为原变量，有非号的叫做反变量
③ 逻辑函数：定义表达式 F = f（A，B...），其中逻辑变量 A，B... 为输入变量，取值是0或1。
F 是输出逻辑变量，取值也是0或1，称 F 是 A，B... 的输出逻辑函数。

偶数个1相异或等于0、奇数个1相异或等于1
偶数个0相异或等于0、奇数个0相异或等于1
偶数个0相同或等于1、奇数个0相同或等于0
偶数个1相同或等于1、奇数个1相同或等于0
偶数个变量的异或、同或互补。
奇数个变量的异或、同或相等。

• 逻辑运算公式

1）与、或基本公式

2）异或、同或基本公式

3）常用公式

• 逻辑运算的基本规则

① 代入规则：任何一个逻辑等式中，如果将两边变量都代之以逻辑函数，则此等式仍然成立
② 反演规则：用于求函数 F 的反函数
③ 对偶规则：用于求函数 F 的对偶式

• 逻辑函数的标准形式

1）逻辑函数的常用表达式

2）① 最小项：一种特殊的乘积项，其中逻辑函数的所有变量都以原变量或反变量的形式出现一次，且只能出现一次。
② 最小项的数量：n 变量共有 2^n 个最小项

③ 最小项的编号

3）最小项的性质
① 对任何一个最小项，只有一组变量的取值使它的值为1。反之，对任何一组取值，只有一个最小项对应的值为1

② 全部最小项之和恒等于1，即 Σmi = 1
③ 任意两个最小项的乘积恒等于0，即 mi·mj = 0
④ 任一最小项与另一最小项非之积恒等于该最小项，即 mi·非mj = mi
4）最小项表达式
标准与或式：逻辑函数的与或式表达式中，全部与项都是最小项。
一般表达式写成最小项表达式的方法：配全项法、真值表法。

• 逻辑函数的公式法化简

1）化简的意义：节省元器件、提高工作可靠性。
化简的目标：最简与或式(与非门是最常用的器件)
最简的标准：① 含的与项最少（与非门最少）
② 各与项中的变量数最少（与非门的输入端最少）
2）公式法
① 相邻项合并法 ② 消项法 ③ 消去互补因子法 ④ 拆项法 ⑤ 添项法

3）二次对偶法

• 逻辑函数的卡诺图法化简

1）卡诺图是将逻辑函数的最小项按逻辑相邻的原则排列而成的方格图。
卡诺图采用循环码：相邻性（位置相邻）、循环性（头尾相邻）、反射性（对称相邻）。
当变量个数超过6个时，无法使用卡诺图法进行化简。
2）卡诺图的表示
① 真值表

② 标准表达式

③ 观察法

3）卡诺图化简法

三、组合逻辑电路

• 3-1 SSI 构成的组合电路的分析和设计

一、组合逻辑电路的分析
对给定组合逻辑电路判断其逻辑功能，称为组合逻辑电路的分析。
1、组合逻辑电路的特点：输出状态只决定于该时刻各输入变量的状态，而与电路之前的状态无关。
2、时序逻辑电路的特点：输出状态不仅决定于该时刻各输入变量的状态，还与电路之前的状态有关。
分析步骤：组合逻辑电路 ⇒ 逻辑表达式 ⇒ 最简表达式 ⇒ 真值表 ⇒ 逻辑功能

二、组合逻辑电路的设计
组合逻辑电路的设计设计是分析的一个逆过程，由逻辑功能 → 电路图。

• 3-2 编码器

编码：对特定信息进行二进制数或BCD码的编制。
编码器：用来完成编码工作的数字电路称为编码器。
用途：编码技术可以大大减少信号传输线的条数，减少接口数量，便于信号的接收和处理。
1、二进制编码器
a）8—3 线普通编码器
b）8—3 线优先编码器74148
c）74148的级联
2、二—十进制优先编码器74147

• 3-3 译码器

译码：编码的逆过程，将输入的每个代码“翻译”成输出控制信号。
译码器：实现译码功能的电路。
1、二进制译码器

2、二——十进制译码器

3、数字显示译码器

• 3-4 数据选择器

1、四选一数据选择器

2、八选一数据选择器

3、数据选择器实现任意组合逻辑电路

• 3-5 数据比较器

1、并行4位数据比较器7485

2、数据比较器的扩展
① 串联方式。例：7485实现8位并行数据比较器。

② 并联方式。例：7485实现16位并行数据比较器。

• 3-6 全加器

一、实现两个4位二进制数 A3A2A1A0 和 B3B2B10B0 的相加。
法1，四位串行进位全加器

法2，四位超前进位全加器 74283

只需经过3-4级门电路的延迟时间，等价于1位全加器的时间延迟。

二、试用两片4位超前进位加法器74283构成一个8位加法器。

三、全加器的应用举例
例：已知 8421BCD 码表示的十进制数（A3A2A1A0.a3a2ą1a0）8421BCD，试用中规模集成组合逻辑器件和部分门电路设计一个电路将小数部分四舍五入。
解：选择芯片 7485 和 74283。7485实现小数部分与4的比较，74283实现整数部分加1和修正（加6）功能。

1、当小数部分大于4，即 a3a2a1a0>4 时，整数部分加1。

2、当加1后满足F时，需要修正。其中 F = F1F2，F1：a3a2a1a0>4，F2：A3A2A1A0=1001。

• 3-7 竞争和冒险

1、竞争
① 信号经过不同路径到达输出端而有先有后。 ⇒ 逻辑冒险
② 多个输入信号同时变化，变化的快慢不同。 ⇒ 功能冒险
2、冒险
冒险：由于竞争的存在，使输出出现非预期信号的现象。
冒险的分类：0型冒险、1型冒险。

3、逻辑冒险的判别
① 代数法

② 卡诺图法

4、功能冒险的判别

5、冒险的消除方法
① 增加多余项，可消除逻辑冒险
② 加滤波电容
③ 加取样脉冲

四、触发器

• 4-1 基本SRFF

组合逻辑电路：没有反馈回路，基本单元电路是门电路。
时序逻辑电路：有反馈回路，基本单元电路是触发器。
一、概述
1、触发器（FF）：一种具有记忆功能、能储存1位二进制信息的逻辑电路。

2、触发器的分类
① 按是否受控于时钟脉冲：异步触发器、同步触发器（钟控电位触发器、主从触发器、边沿触发器）
② 按实现的逻辑功能：SRFF、DFF、JKFF、TFF、T'FF
二、基本SR触发器（SRFF）
A）由与非门组成的基本SRFF

B）由或非门组成的基本SRFF

现态：指触发器在输入信号变化前的状态，也称当前状态。用 Q^n 表示。
次态：指触发器在输入信号变化后的状态，也称下一状态。用 Q^(n+1) 表示。
三、功能描述
1、组合电路的功能描述：真值表、功能表、表达式、波形图、逻辑图。
2、时序电路的功能描述：状态转移表、功能表、次态方程、激励表、状态转移图、波形图。
A）由与非门组成的基本SRFF

B）由或非门组成的基本SRFF

• 4-2 钟控电位触发器

1、实际工作中，触发器的工作状态不仅由输入信号决定，而动作希望在事先定义好的时间完成。为此，需要增加一个时钟控制端信号（Clock Pulse），CP是具有一定周期和脉宽的矩形脉冲。
2、钟控触发器：具有时钟脉冲控制的触发器。钟控触发器属于同步触发器，而基本SRFF属于异步触发器。
一、钟控 SRFF

二、钟控 DFF