LVDS（Low Voltage Differential Signal），是一种低摆幅的电流型差分信号技术，也是应用最广泛的差分技术。LVDS是点到点应用通信标准。 多点LVDS (M-LVDS)则是一种面向多点应用的类似标准。 两种技术在实际工程应用中都需要注意以下几点，以得到更好的使用体验。
-
终端放置合适的匹配电阻，一般100欧姆
终端匹配电阻
结合传输线路理论对LVDS通信链路进行考虑，当RT=Z0时，传输过来的能量刚好全被终端电阻RT吸收完，没有能量反射回去。常用的Cat5e差分电缆特性阻抗均是Z0=100 Ω，所以LVDS匹配电阻通常也是RT=100 Ω。 对于M-LVDS，端接总线的两端，驱动器具有更高的驱动强度，在一定程度上可以容纳双重端接(有效负载为50 Ω， 而非100 Ω)。
如果终端不放置匹配电阻，因为接收器高阻抗，可以等效看做RT=∞，此时电缆上能量会全部反射回去，增加抖动，极大的影响信号质量。此时终端会产生两倍于发射端的电压。
如果过度端接，即LVDS有两个或更多100 Ω电阻，或者对于M-LVDS有两个以上，同样会导致反射提高，伴随信号幅度降低，进而降低噪声抗扰度和时序精度并缩短最大传输距离。
-
减少信号通路中阻抗不连续点
简化的典型背板子系统示意图
将高速互连视为传输线，阻抗不连续电必然带来反射，增加抖动。当信号通路由元件、过孔、连接器、引线和电缆等某种组合构成时，这一任务变得较为棘手。
为了保证机械强度，大多数背板连接器都通过压入的方式装配到厚的背板上用电镀形成的穿透孔中。尺寸相对较大的此种穿透孔，具有很高的电容，造成阻抗与电路板导线特性阻抗的失配。
导线宽度或差分对之间间距的变化，例如为了接近某个连接器 ，也会造成阻抗失配。可以降低信号耦合的紧密度，但需要在整个链路间维持一致的间隔和走线厚度。
连接器的使用会造成电气的不连续性，造成阻抗失配，带来串扰和附加的损耗。选择连接器时应该尽可能减小各个连接器对总线造成的阻抗差异，电缆或背板也应该尽可能与PCB走线的阻抗匹配。
-
通信电缆一定双绞
常见双绞电缆抗干扰：干扰噪声会等值、同时的被加载到两根信号线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
有效抑制电磁干扰（EMI）：由于两根线靠得很近且信号幅值相等，这两根线与地线之间的耦合电磁场的幅值也相等，同时他们的信号极性相反，按右手螺旋定则，那他们的磁力线是互相抵消的。
-
驱动器与接收器保持共地
LVDS通信链路
一般LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化，在+0.2V~+2.2V的宽共模范围内，接收器的阈值可以保持为100mv或更低，这是LVDS系统中驱动器与接收器之间的共模信号漂移的容忍度。
若驱动器与接收器通过电缆互相连接，两端地电压变化较大，超过了共模信号漂移的容忍度，就需要两端共地了。
