1.半加器
处理2个bit（个位）的运算
半加器运算表.png
由上表运算结果可以看出符合异或门的逻辑，所以半加器的组成需要使用异或门(XOR)，但是2位的运算1+1这种情况可能会产生进位，可以通过门与门(AND)来保存是否为进位的信息（只有都为TRUE才是TRUE）。
通过1个与门和1个或门，可以组合成一个半加器：
半加器电路.png
2.全加器
处理超过2个bit的运算，除了输入输出，还需要加上进位
全加器运算表.png
通过2个半加器和1个或门，可以组合成一个全加器：
全加器电路.png
将多个全加器串联就能构建成加法器：
8位加法器.png
为了避免”溢出“，可以加更多的全加器，代价是更多的逻辑门以及进位也要消耗时间。所以现代计算机真实的加法器，使用的是超前进位加法器。
参考：
[1]计算机科学速成课-5
