内存屏障的作用
保证数据的可见性
我们知道，内存中的数据除了在内存中的副本，还有可能在各个核的CPU中，当某个核修改了对应cache中的数据后，这时其它核中对应内存地址的数据还有主存中的数据就不是最新的了，其它核为了能够读取到最新的数据，需要执行memory barrier指令，把store buffer中的修改写到主存中。防止指令之间的重排序
前面讲到一条指令的执行会分为几个步骤，也就是pipeline，为了得到更高的性能，编译器或者处理器有可能会改变指令的执行顺序，以此来提高指令执行的并行度。不管是编译器还是处理器的重排序，都要遵守as-if-serial语义。as-if-serial说的是，不管怎么重排序，在单线程中执行这些指令，其结果应该是一样的。在多线程的情况下，需要memory barrier来保证整体的顺序，否则会出现意想不到的结果。
内存屏障分类
不同的处理器架构的memory barrier也不太一样，以Intel x86为例，有三种memory barrier
- LoadBarriers
- StoreBarriers
- FullBarriers
LoadBarriers
对应lfence指令，强制所有在load屏障指令之后的指令，都在该load屏障指令执行之后被执行，并且一直等到load缓冲区被该CPU读完才能执行之后的load指令。这使得从其他CPU暴漏出来的程序状态对该CPU可见。
StoreBarriers
对应sfence指令，强制所有在store屏障之前的store指令，都在该store屏障指令执行之前被执行，并把store缓冲区的数据都刷到CPU缓存。这会使得程序的状态对其他CPU可见。
FullBarriers
对应mfence指令，保证该屏障指令执行完成之后，在下一条指令执行之前，所有在缓冲区的数据都刷新到CPU缓存里面。
