1.说到加法器，就不得不说一下半加器和全加器了，半加器和全加器都可以实现加法的运算，凡是在电路中需要通过加减计算的，都可以用加法器来实现，可是半加器和全加器有什么异同点呢？
相同点：两者都可以进行加法运算，且一个半加器或者一个全加器只能进行一位二进制数的计算。
不同点：半加器进行加法计算时只考虑本位的两个数字的相加，没有进位，而全加器进行加法计算时，有从低位向高位进位的进位输入c_in，全加器一般是由3个输入，两个输构成！
2.加法器是怎么进行加法计算的呢？
一个全加器只能进行一位数的加法运算，要想进行多位数的数据相加，一般通过将多个加法器相互串联，手拉手构成，相邻低位的进位输出接到相邻高位的进位输入，依次类推，实现多位二进制数的加法器！
3.用Verilog HDL设计一个4位的全加器，并用Modelsim验证它的正确性：
![]()
4位全加器
4位全加器
描述加法功能时候，利用拼接运算符，之所以把进位输出（c_out）拼接到和（sum）的最高位，因为最终计算的进位只能由低位向高位进行进位
