现代IC前端设计流程
IC设计分类
非算法设计
如网络通信协议
算法设计
如图形图像处理
how
使用C / C++ 建立算法模型（参考模型）
设计语言
Verilog（主流）
版本
1995版
2001版
ps
可验证(使用initial, task, function)， 但受限
VHDL
验证
内容
特性列表 -> RTL的正确性
DUT的行为表现是否与特性列表要求的一致
DUT是否实现了所有特性列表中列出的特性
DUT对于异常状况的反映是否与特性列表和设计规格说明书中的一致（如：中断是否置起）
DUT是否足够稳健，能够从异常状态恢复到正常的工作模式
语言
SystemC
基于C++
劣势
内存管理
指针
异常处理
SystemVerilog
Verilog的扩展（向下兼容Verilog）
面向对象（封装,继承,多态）
独有特性
约束
功能覆盖率
DPI接口（导入C/C++的函数）
自动内存管理
系统函数可以调用外部程序（类似linux shell）
方法学
是什么
个人理解
方法学 ≈ 框架
Verilog, SystemVerilog, UVM 的关系 类似于 C, C++, OpenCV的关系
基于SystemVerilog的验证方法学
VMM, Verification Methodology Manual
OVM, Open Verification Methodology
UVM, Universal Verification Methodology, 通用验证方法学
学了uvm可以做什么
验证工程师
设计工程师
思维导图
