数字电路与系统的设计小实践（5）-采用例化方式描述一个全加器

一、采用例化方式描述一个全加器，为什么要采用例化？在大型的IC设计中往往会使用到一些相同的模块，为了防止进行大量重复劳动，则与要例化，把已经写好的模块直接例化（调用）到该设计中使用！
1.首先说一下半加器和全加器半加器

半加器电路：是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。 是实现两个一位二进制数的加法运算电路。

全加器电路：是能够计算低位进位的二进制加法电路。与半加器相比,全加器不仅要考虑本位计算结果是否有进位,还要考虑上一位对本位的进位，由3个输入端口。
半加器（左） 全加器（右）.png
2.两个半加器和一个或门可以组成一个一位全加器，下面用两种办法描述：
两个半加器和一个或门组成一个一位全加器

（1）Verilog直接用行为级描述出一个一位全加器，相同激励下看仿真结果：
直接描述一个一位全加器

（2）采用例化的办法，用两个半加器和一个或门描述一个全加器，相同激励下看仿真结果：
例化两次半加器产生一个一位全加器
最后编辑于 ：
©著作权归作者所有,转载或内容合作请联系作者
平台声明：文章内容（如有图片或视频亦包括在内）由作者上传并发布，文章内容仅代表作者本人观点，简书系信息发布平台，仅提供信息存储服务。

推荐阅读更多精彩内容