发简信
IP属地：香港
-
写缓冲区合并：把零碎写入打包成批量传输
CPU写内存时，如果每个写都直接发到内存总线，效率会很低。写缓冲区合并（Write Combining/Merging）技术把多个小写入攒起来，...
-
多缓存组（Multi-Banking）：让缓存像多车道高速一样并行
CPU的缓存越来越大，但单端口SRAM的访问速度跟不上处理器的发射宽度。多缓存组（Multi-Banking）技术把一个大缓存拆成多个独立的小块...
-
无阻塞缓存：让CPU在等内存时也不闲着
缓存miss了咋整？传统做法是CPU干等着，直到数据从内存回来。无阻塞缓存（Non-blocking Cache）打破了这个规矩——即使前面有个...
-
缓存里的"组"和"路"到底是啥关系？
很多人学缓存时都被"组相联"、"N路"这些概念搞晕。其实组和路就是缓存的两个维度——组是行，路是列。这篇用实际芯片数据和硬件原理讲清楚。 1. ...
-
增加流水线段数对高相联度缓存的影响
高相联度缓存（8路、16路组相联）是减少冲突缺失的有效手段，但硬件复杂度过高会拖慢访问速度。增加流水线段数能否解决这个问题？ 1. 高相联度缓存...
-
芯片的静态功耗：关不掉的"待机耗电"
芯片的静态功耗：关不掉的"待机耗电" 做低功耗设计时，静态功耗（Static Power）是个绕不开的坑。它跟动态功耗不同，不管芯片干不干活，只...
-
集成电路里的功率与能耗
在一些芯片相关的描述或者书籍中，经常把"功率"和"能耗"混着用。但在实际工程中，这两个概念差别很大。结合最近看的资料，聊聊里面的门道。 功率带来...
-
TLB命中后会发生什么？这张流程图展示了完整的地址转换和数据访问流程，结合缺页的那篇能搞清楚内存访问的完整链路。 内存访问的实际路径 CPU要访问内存，走这么几步： 第...
-
虚拟页放哪儿？怎么找？
缺页的代价很高——要从磁盘读数据，毫秒级延迟。所以操作系统有两个核心诉求：一是虚拟页可以放在物理内存的任意位置（灵活性），二是找到它的速度要快（...