发简信
IP属地：浙江
-
Verilog HDL的语言创始人是谁？
菲尔·穆尔比是一名工程师和计算机科学家。穆尔比在英国伯明翰出生和长大，并在英国南安普顿大学学习数学。穆尔比于1974年在英国曼彻斯特大学获得计算...
-
华为2019数字芯片设计笔试题目与解析（单选第四部分）31.乒乓buffer可以提高系统的数据吞吐量，提高系统的处理并行度（） 【A】正确 【B】错误 解析：使用乒乓Buffer的主要作用是使用多个...
-
华为2019数字芯片设计笔试题目与解析（单选第三部分）
21.异步FIFO读写地址编码常采用独热码，以便于读写地址跨异步时钟域处理（） 【A】正确 【B】错误 解析：独热码：有多少状态就有多少比特，只...
-
华为2019数字芯片设计笔试题目与解析（单选第二部分）11.在同步电路设计中，电路的时序模型如下：T1为触发器的时钟端到数据输出端的延时，T2和T4为连线延时，T3为组合逻辑延时，T5为时钟网络延迟...
-
华为2019数字芯片设计笔试题目和解析（单选第一部分）1.单选 1.已知“a=1'b1;b=3'b001;”,那么{a,b}=（）【A】3'b001【B】3'b101【C】4'b0011【D】4'b...
-
2021秋招面试经验（器件方向转行数字IC设计）
01 前期准备 1月下旬-2月下旬：学习闫石老师的《数字电子技术基础》，除了TTL电路、可编程逻辑器件，每一部分都做到尽可能的理解掌握。在参...
-
2020年数字IC设计秋招经历（lMaxwell）
01 前言 本人研究生就读于某985大学，集成电路工程专业，成绩中上，研究方向是基于新型存储器件的非易失性逻辑设计（其实就是将新型的器件（RRA...