Iverilog - HDLBits (01xz.net)
一个可以在网页上仿真Verilog的网站,https://hdlbits.01xz.net/wiki/Iverilog
把设计的.v文件和激励文件内容粘贴到文本框中,点击提交Submit,即可得到功能仿真波形。
也可以通过下面的上传按键,直接提交文件,但只能提交一个文件,所以还是要把测试激励和设计文件内容整合在一起。
注意:在线仿真时,默认的顶层激励module名称只能使用module top_module ();
Verilog在线仿真
最后编辑于 :
©著作权归作者所有,转载或内容合作请联系作者
- 文/潘晓璐 我一进店门,熙熙楼的掌柜王于贵愁眉苦脸地迎上来,“玉大人,你说我怎么就摊上这事。” “怎么了?”我有些...
- 文/花漫 我一把揭开白布。 她就那样静静地躺着,像睡着了一般。 火红的嫁衣衬着肌肤如雪。 梳的纹丝不乱的头发上,一...
- 文/苍兰香墨 我猛地睁开眼,长吁一口气:“原来是场噩梦啊……” “哼!你这毒妇竟也来了?” 一声冷哼从身侧响起,我...
推荐阅读更多精彩内容
- 姓名:徐铭伟 学号:21011210001 学院:通信工程学院 【嵌牛导读】Uubuntu下使用NCverilog...
- 整了两天,终于把verilog的仿真环境,包括仿真步骤弄清楚个大概。感觉真繁琐。这里记录一下,供以后参考。 1、所...
- 什么是Verilog-A模型 可以简单理解为采用Verilog类似的语法来描述Analog电路器件模型,见wiki...