Mux NAND Mux4 add/sub case

学习Verilog语法模块定义、接口定义、模块例化、寄存器定义、线定义、always块 Verilog与软件语言最大的区别：他是描述电路的，写法...

numpy.flatnonzero(): 该函数输入一个矩阵，返回扁平化后矩阵中非零元素的位置（index） 例子：