1、M序列产生电路 M序列产生以移位寄存器为基础，每次输出移位寄存器的最后一位，并更新数值，从而形成伪随机序列。
发简信
IP属地：湖南
-
-
Altera——FIR IP核使用详情在许多数字系统中都使用信号滤波技术来消除噪声、频谱整形或信号检测与分析。FIR是最常用的一种滤波器，使用Altera IP核可以快速的生成符合设计要求的FIR滤波器。 首先，...
-
Altera——NCO IP核详解数控振荡器（NCO）是Altera提供的可以方便的生成离散正弦（余弦）波形的IP核，在多个场景中有着重要的应用。但由于内部结构复杂，接口过多，数据手册难以读懂，给初学者带来了...
-
【已解决】使用Quartus生成IP核时卡在top—level在使用IP核时若卡在了“Generating Megacore function top-level”这里，无法继续 不要关闭生成界面。打开资源管理器，结束下面服务 生成继续……
-
基于FPGA的简易数字信号分析仪（眼图）的设计此题曾为全国大学生电子设计竞赛题目，我将其简化，省略了模拟电路部分，用FPGA简单实现眼图效果，重在学习m序列的产生和时钟恢复的VHDL代码实现。 一、模块总览整个系统设计由...
-
基于FPGA的等精度数字频率计设计从原理图我们可以看到，当en变化时，实际闸门信号finish（start）待检测到待测频率上升沿时才会变化，这就保证了在闸门信号内，我们测量的是待测频率的整数倍。 代码如下：
-
基于VHDL的输出长度可变的SPI通信模块
在电子设计中，通常我们会遇到FPGA和MCU联合开发的问题，而SPI是一种用于二者通信的好方式。在本代码中，并行输入可变长度的数据，串行输出，实用性非常好，可作为模块进行移植...
-
VHDL语言的强制类型转换问题现在需要新建一个VHDL子模块，利用已经得到的频率计数来计算最终的结果。子模块传入数据类型为std_vector（31 downto 0），但标准逻辑矢量不能用于乘除运算，需...
-
Android实例：利用listview控件操作SQLite数据库在本实例中，首先我们利用SQLiteOpenHelper类建立一个数据库，并写好增、删、查等方法，通过SimpleCursorAdapter连接listview实现数据库的增...
-
win10下ISE14.7闪退以及Xilinx下载器无法安装驱动的问题之前在学习的时候一直在用Altera的FPGA开发板，所以软件自然也是用Quartus，但因为种种原因，这次需要我用Xilinx的开发板了，但ISE真的很烦啊，折腾了一天多才...
-
VHDL实现双信号边沿判断的一种方法今天在使用quartus编写VHDL程序的时候，需要写一个使能信号子模块，具体的效果是当检测到输入信号的边沿时（按下按键），输出一个持续0.5秒的高电平使能信号。编写的过程中...
-
当我在谈论小米的时候我在想什么事情的起由是一个同学在朋友圈中转载了一篇小米三大定律的微博文章： 小米第一定律：并非所有的小米手机用户都缺乏常识和教养，但社交网络中缺乏常识和教养的言论往往高比例来自小米手机...
