Blockage是PR工具中的一个重要概念，我今天就简单说一下它是什么，以及它的分类、作用，再说一下类似blockage的一些概念。 Blockage意为阻塞物，在这里就是指...
发简信
IP属地：江苏
-
介绍一下PR工具中的blockage
-
什么是串扰crosstalk
串扰是芯片后端设计中非常普遍的现象，它会造成逻辑信号的预期之外的变化。消除串扰的影响是后端的一个重要课题。 首先，什么是串扰？它是如何产生的？芯片的信号线之间会存在耦合电容，...
-
什么是ABS view？
ABS view是abstract view的简写。其实我猜测也是为了口头表达方便，硬是把abstract view说成ABS，乍一听以为是防抱死系统。类似的还有cell的o...
-
简单介绍一下电迁移现象
电迁移简写为EM，electromigration，这是一种很基本的电学现象，可能在电路课上讲的少，反而物理课上会听过。EM对现在的芯片设计有很大影响，已经成为后端设计一个不...
-
一种测试标准单元lib的方法
不知道大家有没有想过，拿到手一个标准单元的lib，它里面的那些参数是怎么得出来的？我们做出来的芯片成品，真的会按lib里描述的那样，timing的值分毫不差吗？可能很多人觉得...
-
梳理一下芯片后端要用到的各个文件
今天我就来总结一下我在做后端APR的时候遇到的文件有哪些，我会尽量把我所知道的重要文件类型都列出来，每一种文件就用一两句话简单介绍。 [if !supportLists]1....
-
介绍两种时钟树的结构
今天来聊一聊时钟树。首先我先讲一下我所理解的时钟树是什么，然后介绍两种时钟树结构。 时序器件传递信号的时候需要依赖时钟，而STA一项关键的检查就是不能有setup/hold ...
-
芯片设计的NDR是什么
今天突然想聊一聊route相关的问题，讲一讲NDR是什么，我也梳理总结一下我对NDR的认识。 NDR是non default rule的缩写，它指的是在绕线的时候给某些net...
-
DFT的简单介绍（下）
上回书说到SA0和SA1的测试方法。 这种测试方法是建立在一个前提上的，就是我们可以任意改变输入信号的逻辑值。如果这个输入正好就是整个芯片的输入还好办，直接在芯片外部改变即可...
-
DFT的简单介绍（上）
对于我每天一千来字的文章来说，这个题目起的着实有点大。要知道现在的DFT所涉及的内容实在太多了，以至于催生了专门的DFT team和专门做DFT的工程师。但是对于芯片设计中的...
-
两种timing分析模式-- GBA & PBA
今天想来聊一聊STA相关的内容。GBA和PBA是在做STA分析的时候的两种分析模式，在PrimeTime里是这么命名的，在Quantus（cadence家的STA工具）里面好...
-
芯片Block的划分问题
后端在floorplan阶段，如何摆放macro是一个很重要的问题。如果采用层次化设计，对于每一个block来说都需要在block内部把所分配的macro摆好。如果某一个bl...
-
layout相关--芯片中相邻单元的漏电流
看到这个题目，可能不少朋友都会满脸问号，我们知道cell内部会有leakage，难道cell与cell之间也会有leakage吗？对，没错，今天就想稍微讲解一下这个问题，以便...
-
芯片的IR drop是什么
IR这个词并不是什么缩写，这里的I就是指电流，R是指电阻，他们放在一起相乘，得出来的结果就是电压。所以说IR drop就是指电压降，哈哈，刚接触芯片后端会看到太多缩写，突然来...
-
电气规则检查-ERC
ERC全称为electrical rule checking，翻译为电气规则检查。检测的是GDS版图中是否存在电学连接问题，属于PV（physical verificatio...
-
展平式设计和层次化设计方法
今天给大家聊一聊芯片后端的两种设计思路：展平式设计（flatten）和层次化设计（hierarchical）。其实在很多工程项目中应该都有类似的设计方法学，对于芯片设计来说也...