240 发简信
IP属地:浙江
  • 首先,20天读50本书,你这不是读,纯粹是扫描,看完就忘,没意义。
    其次:读书的意义可以是爱好;更多的是学习,学的不是为了考试,不是为了应付或炫耀,是为了多了解些知识,是为了让头脑不停思考(让脑子不生锈),是为了说话有个谈资(吹牛逼也要能吹起来)。
    活到老学到老按我个人理解是:你不断学习思考老了后思维也很清晰,你不学习老了就会痴呆。

  • 120
    固态硬盘M.2 socket*、NGFF、miniPCIe、mSATA、PCIe、SATA、NVMe、AHCI概念区分

    把各处查到的资料整理了一下,暂时按这样理解吧。 除B key和M key两种开口方式,M.2接口还有其他key的开口方式用于支持不同的总线。 大众熟知的固态硬盘用到了SATA...

  • Verilog中parameter与宏定义的区别

    参数定义 宏定义 作用范围 parameter是局部的,只在其定义的模块内部起作用,而宏定义对同时编译的多个文件起作用。即使在某一个模块内部指定的宏定义,在编译过程中仍旧对多...

  • always块内if条件语句的规则

    Quartus需要根据always块内的if语句来判断同步时钟信号和异步控制信号,例如: 以上代码段是一个具有3个敏感事件的always块,敏感事件包含2个异步重置信号和1个...

  • 板卡盒静电防护

    WE技术支持的观点 EUT(待测设备)如果是塑料外壳如何接地? 若整个外表面没有金属不接地也可以 空气放电试验一直接近也没有电火花出现怎么办? 要先用静电枪打桌子上铺的耦合板...

  • always块、端口声明注意事项

    always块 不要在不同的always块内为同一个变量赋值,在产生一个信号时,所有产生该信号的条件都应放在一个always块内考虑。 不要在同一个always块内同时使用阻...

  • 120
    新建IP核文件

    Quartus 18.1 的用法与教材p115页所述不同,ALTPLL核需要按以下方法找到: Tools IP Catalog 右侧Libiary Basic Functio...

  • 简单FPGA设计开发流程

    一、建立工程、写代码 File-New-Verilog HDL File 模块名、verilog文件名、工程名三者保持一致 二、分配引脚 菜单栏图标-Pin Planner菜...