发简信
IP属地：上海
-
【DNN Weaver FPGA实现】ZYNQ-7000 ZC702板上BRAM、DDR、DSP资源使用1、ZYNQ-7000 ZC702套装板上资源 转自Xilinx Zynq-7000 SoC ZC702 评估套件[https://china....
-
Vivado仿真在某时刻卡住问题
在一些状态机逻辑进行仿真验证时，发生了仿真卡住的问题，当仿真到达一定时间会一直在这个时间仿真，不继续进行也不停止仿真，也不会报错。 这一问题我发...
-
【DNN Weaver FPGA实现】使用Vivado ILA IP进行Debug问题汇总
1、ILA使用方法 在Block Design中右键点击想要在ILA中查看波形的信号，选择Debug，然后点击窗口上方出现的Run Connec...
-
【DNN Weaver FPGA实现】Vivado SDK问题汇总1、程序执行中途停止 应该是由于编译器和指令执行顺序问题，导致后面的循环调度到前面来执行，使循环前面的部分语句执行不到就开始一个大循环，就好像无...
-
【DNN Weaver FPGA实现】Vivado Implementation问题汇总
1、Multidriver 错误报告：ERROR: [DRC MDRV-1] Multiple Driver Nets:…… 这个错误是由于判断...
-
【DNN Weaver FPGA实现】Vivado IP打包及ZYNQ系统集成1、IP打包 由于所需打包系统中使用了AXI接口进行DDR访存，所以需要将IP接口打包为Vivado可以识别的AXI接口，以保证后续系统集成的顺...
-
【DNN Weaver FPGA实现】Vivado DDR与MIG使用DDR控制模块IP——MIG 转自Vivado中MIG核中DDR的读写控制。Memory Interface Generator，简称MIG，是...
-
【DNN Weaver FPGA实现】Vivado 乘法器与DSP资源使用乘法器HDL编写 转自Vivado使用技巧（26）：HDL编写技巧。 综合工具从源代码中的乘法运算符来推测是否使用乘法器。乘法运算结果的位宽为两...
-
【DNN Weaver FPGA实现】Vivado BRAM资源使用1、BRAM配置测试 我们知道Vivado中BRAM大小分为18K和36K两种，这两种BRAM在何种配置下会如何分配资源，需要进行一定的考量。由...